PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-006044

(43) Date of publication of application: 10.01.2003

(51)Int.Cl.

G06F 12/06 G06F 12/00 G06F 12/02 G11C 16/02

(21)Application number: 2001-184686

(71)Applicant: TDK CORP

(22)Date of filing:

19.06.2001

(72)Inventor: MUKODA NAOKI

KIDA KENZO

(54) MEMORY CONTROLLER, FLASH MEMORY SYSTEM HAVING MEMORY CONTROLLER AND METHOD FOR CONTROLLING FLASH MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a memory controller capable of performing a series of data write processings to a flash memory at higher speed.

SOLUTION: The memory controller accesses a memory consisting of a plurality of physical blocks based on a host address to be supplied from a host computer and is provided with a means to sort each of the physical blocks into a plurality of groups, a means to form a plurality of virtual blocks by virtually coupling the plurality of physical blocks belonging to mutually different groups and a means to allocate the adjacent host addresses to the mutually different physical blocks in the virtual block for the virtual block belonging to a first group and to allocate the adjacent host addresses in the same physical block in the virtual block for the virtual block belonging to a second group among the plurality of virtual blocks.

70/01/150	70=716811	J0-918101	June 13548		
S#4-9 10	(g.194-9 II	使用4→)1 2	仮掛1-9 [3		
(#184-y 14	位地ペッ 15	仮型ページ 15	仮掛かり口		
1,11,4-9 :8	G 15-1-10	仮想4-9-110	項稿ペッ川		
*	*	.*	*		
.*) ,			
		*	16		
*.		*	1		
*		•			
1.05	*	E **			
5 G 44	*				
		•	*		
(<u>5</u>):944-94124	仮想スータ1125	(京都ページ) 128	45.4914-少計177		

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-6044 (P2003-6044A)

(43)公開日 平成15年1月10日(2003.1.10)

(51) Int.Cl.7		識別記号	FΙ	テーマコード(参考)			
G06F	12/06	5 2 3	G06F 1	2/06 5 2 3 C 5 B 0 2 5			
	12/00	597	1	2/00 597U 5B060			
	12/02	570	1	2/02 5 7 0 A			
G11C	16/02		G11C 1				
			农航查審	未請求 請求項の数10 〇L (全 37 頁)			
(21)出願番号	}	特顧2001-184686(P2001-18468	6) (71)出願人				
				ティーディーケイ株式会社			
(22)出願日		平成13年6月19日(2001.6,19)		東京都中央区日本橋1丁目13番1号			
			(72)発明者	向田 直樹			
				東京都中央区日本橋一丁目13番1号 ティ			
				ーディーケイ株式会社内			
			(72)発明者	木田 健三			
				東京都中央区日本橋一丁目13番1号 ティ			
				ーディーケイ株式会社内			
			(74)代理人	100078031			
				弁理士 大石 皓一 (外1名)			
			-				

(54) 【発明の名称】 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメ モリの制御方法

(57)【要約】

【課題】 フラッシュメモリに対する一連のデータ書き 込み処理をより高速に行うことができるメモリコントロ ーラを提供する。

【解決手段】 本発明によるメモリコントローラは、ホストコンピュータより供給されるホストアドレスに基づいて、複数の物理ブロックからなるメモリにアクセスするメモリコントローラであって、各物理ブロックを複数のグループに分類する手段と、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより複数の仮想ブロックを形成する手段と、複数の仮想ブロックのうち、第1の群に属する仮想ブロックについては隣り合うホストアドレスを仮想ブロック内において互いに異なる物理ブロックに割り当て、第2の群に属する仮想ブロックについては、隣り合うホストアドレスを仮想ブロック内の同じ物理ブロックに割り当てる手段とを備えている。

ブロック#150	プロック#8811	ブロック#8191	プロック#3048

最終頁に続く

仮想ページ #0	仮想ページ 1	仮想ページ #2	仮想ページ 13
仮想ページ #4	仮想ページ #5	仮想ページ 16	仮想ページ #7
仮想ページ ♯B	仮想ページ #9	仮想ページ #10	仮想ページ 111
•	•	-	•
-			
l .		•	
,			
•			
•	•	-	_
	*	(F-19 & V.1400	/E +0 = 24407
仮想ページ#124	仮想ページ#125	仮想ページ#126	仮想ページ#127

【特許請求の範囲】

【請求項1】 ホストコンピュータより供給されるホストアドレスに基づいて、複数の物理ブロックからなるメモリにアクセスするメモリコントローラであって、前記各物理ブロックを複数のグループに分類する手段と、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより複数の仮想ブロックを形成する手段と、前記複数の仮想ブロックのうち、第1の群に属する仮想ブロックについては隣り合うホストアドレスを前記仮想ブロック内において互いに異なる物理ブロックに割り当て、第2の群に属する仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロック内の同じ物理ブロックに割り当てる手段とを備えるメモリコントローラ。

【請求項2】 前記第2の群に属する仮想ブロックが、ホストアドレスの先頭部分を含む領域に対応すること特徴とする請求項1に記載のメモリコントローラ。

【請求項3】 前記第2の群に属する仮想ブロックの数を決定する手段をさらに備えていること特徴とする請求項1または2に記載のメモリコントローラ。

【請求項4】 前記グループが、前記複数の物理ブロックを少なくともメモリチップ別に分類するものであることを特徴とする請求項1万至3のいずれか1項に記載のメモリコントローラ。

【請求項5】 前記グループが、前記複数の物理ブロックを少なくともバンク別に分類するものであることを特徴とする請求項1乃至4のいずれか1項に記載のメモリコントローラ。

【請求項6】 ホストコンピュータより供給されるホストアドレスに基づいて、それぞれn個の物理ページからなる複数の物理ブロックによって構成されるメモリにアクセスするメモリコントローラであって、m個の物理ブロックを仮想的に結合することによってn×m個の仮想ページからなる仮想ブロックを形成する手段と、前記複数の仮想ブロックのうち、第1の群に属する仮想ブロックについては連続するホストアドレスを前記仮想ブロック内の連続する仮想ブロックについては、連続するホストアドレスを前記仮想ブロック内の連続する物理ページに割り当てる手段とを備えるメモリコントローラ。

【請求項7】 各仮想ブロック内の隣り合う仮想ページが、互いに異なる物理ブロックに属していることを特徴とする請求項6に記載のメモリコントローラ。

【請求項8】 前記第2の群に属する仮想ブロックが、ホストアドレスの先頭部分を含む領域に対応すること特徴とする請求項6または7に記載のメモリコントローラ。

【請求項9】 複数の物理ブロックからなるフラッシュ ラッシュメモリに新たなデータを書き込む場合には、こメモリと、ホストコンピュータより供給されるホストア のような空きブロックが検索され、発見された空きブロドレスに基づいて前記フラッシュメモリにアクセスする 50 ックに対して当該データが書き込まれることになる。こ

メモリコントローラとを備え、前記メモリコントローラが、前記各物理ブロックを複数のグループに分類する手段と、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより複数の仮想ブロックを形成する手段と、前記複数の仮想ブロックのうち、第1の群に属する仮想ブロックについては隣り合うホストアドレスを前記仮想ブロック内において互いに異なる物理ブロックに割り当て、第2の群に属する仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロック内の同じ物理ブロックに割り当てる手段とを備えることを特徴とするフラッシュメモリシステム。

【請求項10】 第1の群に属する連続したホストアドレスに基づくアクセスが要求されたことに応答して、隣り合うホストアドレスを互いに異なる物理ブロックに対応する内部アドレスに変換し、第2の群に属する連続したホストアドレスに基づくアクセスが要求されたことに応答して、隣り合うホストアドレスを互いに同じ物理ブロックに対応する内部アドレスに変換することを特徴とするフラッシュメモリの制御方法。

20 【発明の詳細な説明】

[0001]

【発明の属する利用分野】本発明は、メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法に関し、特に、フラッシュメモリに対する一連のデータ書き込み処理をより高速に行うことができるメモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法に関する。

[0002]

【従来の技術】近年、メモリカードやシリコンディスクなどに用いられる半導体メモリとして、フラッシュメモリ、特にNAND型フラッシュメモリが用いられることが多い。NAND型フラッシュメモリは、メモリセルを消去状態(論理値=1)から書込状態(論理値=0)に変化させる場合は、これをメモリセル単位で行うことが可能である一方、メモリセルを書込状態(0)から消去状態(1)に変化させる場合は、これをメモリセル単位で行うことができず、複数のメモリセルからなる所定の消去単位(ブロック単位)でしかこれを行うことができない。かかる一括消去動作は、一般的に「ブロック消40去」と呼ばれる。

【0003】このように、NAND型フラッシュメモリにおいては、書込状態(0)から消去状態(1)への変化をメモリセル単位で行うことができないため、フラッシュメモリにデータを書き込む場合には、データを書き込むべき領域に含まれる全てのメモリセルを事前にブロック消去しておく必要がある。ブロック消去された領域は、データが格納されていない空きブロックとなり、フラッシュメモリに新たなデータを書き込む場合には、このような空きブロックが検索され、発見された空きブロックに対して当該データが書き込まれることになる。こ

こで、各ブロックは、それぞれ、データの読み出し及び 書き込みにおけるアクセス単位である複数の「ページ」 によって構成されている。

【0004】このようなフラッシュメモリへのデータの 書き込みは、次のようにして行われる。

【0005】まず、ホストコンピュータからデータ書き込み要求が発行され、書き込み先のアドレス及び書き込むべきデータが送信されると、かかるデータが、コントローラ内に設けられたメモリに一時的に格納される。次いで、コントローラは、一時的にメモリに格納されていいるデータをフラッシュメモリへ転送し、これを書き込み先のアドレスが示すページに書き込むよう、フラッシュメモリに対して指示する。これに応答して、フラッシュメモリは、コントローラから転送されたデータを指定されたページに格納し、これにより、一連のデータ書き込み処理が完了する。

[0006]

【発明が解決しようとする課題】従来より、同一ブロック内における各ページは、ホストコンピュータから見て、連続するアドレスを有するものとして取り扱われている。一方、ホストコンピュータからのデータ書き込み要求は、連続する複数アドレスに対してなされることが多く、この場合、コントローラは、あるブロック内の連続する複数ページに、次々とデータを書き込む必要がある。

【0007】この場合、コントローラはまず、最初のページに書き込むべきデータをフラッシュメモリに転送し、かかるデータを当該ページに書き込むよう、フラッシュメモリに対して指示する。これに応答して、フラッシュメモリが、転送されたデータを指定されたページに格納すると、次いで、コントローラは、次のページに書き込むべきデータをフラッシュメモリに転送し、当該ページに書き込むよう、フラッシュメモリに対して指示する。このような処理を、要求された複数アドレスについて次々と実行することにより、連続する複数ページへの一連のデータの書き込み処理が完了する。

【0008】ここで、ひとつのページに対する書き込み処理に要する時間は、主に、書き込むべきデータをコントローラからフラッシュメモリに転送するために必要な時間(データ転送時間)、コントローラからフラッシュ 40メモリに書き込み命令を発行する時間(命令発行時間)、実際にフラッシュメモリにデータが書き込まれる時間(フラッシュプログラム時間)等からなり、このうち、フラッシュプログラム時間は、特に長い時間(例えば、約200 μ sec)を要する。

【0009】従来は、このように比較的長い時間を要する1回のデータ書き込み処理を、ページ単位で次々と行っているため、ホストコンピュータより、連続する複数アドレスに対してデータ書き込み要求がなされた場合、一連のデータの書き込み処理が完了するには、データを50

書き込むべきページ数に実質的に比例した時間が必要で あった。

【0010】このため、ホストコンピュータより連続する複数アドレスに対してデータ書き込み要求がなされた場合に、一連のデータの書き込み処理をより高速に行うことができるメモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法が望まれていた。

【0011】したがって、本発明の目的は、フラッシュメモリに対する一連のデータ書き込み処理をより高速に行うことができるメモリコントローラ及びこのようなメモリコントローラを備えるフラッシュメモリシステムを提供することである。

【0012】また、本発明の他の目的は、フラッシュメモリに対する一連のデータ書き込み処理をより高速に行うことができるフラッシュメモリの制御方法を提供することである。

[0013]

【課題を解決するための手段】本発明のかかる目的は、ホストコンピュータより供給されるホストアドレスに基づいて、複数の物理ブロックからなるメモリにアクセスするメモリコントローラであって、前記各物理ブロックを複数のグループに分類する手段と、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより複数の仮想ブロックを形成する手段と、前記を数の仮想ブロックのうち、第1の群に属する仮想ブロックについては隣り合うホストアドレスを前記仮想ブロックにおいて互いに異なる物理ブロックに割り当て、第2の群に属する仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロック内の同じ物理ブロックに割り当てる手段とを備えるメモリコントローラによって達成される。

【0014】本発明によれば、第1の群に属する仮想ブ ロックにおいては、隣り合うホストアドレスが、仮想ブ ロック内において互いに異なる物理ブロックに割り当て られているため、連続する複数アドレスに対するアクセ スがホストコンピュータから要求された場合、これらア ドレスによりアクセスされる物理ブロックは、互いに異 なる物理ブロックとなる。このため、アクセスされた各 物理ブロックがそれぞれ独立して動作することにより、 一連の処理を並列に行うことができる。これにより、フ ラッシュメモリに対する一連の処理をより高速に行うこ とが可能となる。一方、第2の群に属する仮想ブロック においては、隣り合うホストアドレスが、仮想ブロック 内の同じ物理ブロックに割り当てられているため、ホス トコンピュータよりデータの上書きが頻繁に指示される 場合であっても、多くの物理ブロックについてブロック 間転送する必要がなく、一連のデータの上書き動作を高 速に行うことができる。

【0015】本発明の好ましい実施態様においては、前

記第2の群に属する仮想ブロックが、ホストアドレスの 先頭部分を含む領域に対応する。

【0016】本発明の好ましい実施態様によれば、FAT(ファイル・アロケーション・テーブル)等、ホストアドレスの先頭部分に格納されるデータの上書き処理を高速に行うことができる。

【0017】本発明のさらに好ましい実施態様においては、前記メモリコントローラが、前記第2の群に属する仮想ブロックの数を決定する手段をさらに備えている。

【0018】本発明のさらに好ましい実施態様によれば、第2の群に属する仮想ブロックの数を可変とすることができる。

【0019】本発明のさらに好ましい実施態様においては、前記グループが、前記複数の物理ブロックを少なくともメモリチップ別に分類するものである。

【0020】本発明のさらに好ましい実施態様によれば、メモリチップ別に各物理ブロックがグループ分けされていることから、第1の群に属する仮想ブロックにおいて連続する複数のホストアドレスに対応する物理ブロックは、それぞれ異なるメモリチップが、並列処理を行うことができない通常のメモリチップであっても、それぞれのメモリチップが独立して動作することにより、並列処理を行うことが可能となる。

【0021】本発明のさらに好ましい実施態様においては、前記グループが、前記複数の物理ブロックを少なくともバンク別に分類するものである。

【0022】本発明のさらに好ましい実施態様によれば、バンク別に各物理ブロックがグループ分けされていることから、第1の群に属する仮想ブロックにおいて連 30続する複数のホストアドレスに対応する物理ブロックは、それぞれ異なるバンクに属することとなる。このため、メモリチップが一つのみであっても、それぞれのバンクが独立して動作することにより、並列処理を行うことが可能となる。特に、メモリチップを複数個用い、互いに異なるバンクに属する複数の物理ブロックを、複数のメモリチップに亘って仮想的に結合することにより仮想ブロックを構成すれば、より多くの処理を並列に実行することが可能となるので、フラッシュメモリに対する一連の処理をより高速に行うことが可能となる。 40

【0023】本発明の前記目的はまた、ホストコンピュータより供給されるホストアドレスに基づいて、それぞれn個の物理ページからなる複数の物理ブロックによって構成されるメモリにアクセスするメモリコントローラであって、m個の物理ブロックを仮想的に結合することによってn×m個の仮想ページからなる仮想ブロックを形成する手段と、前記複数の仮想ブロックのうち、第1の群に属する仮想ブロックについては連続するホストアドレスを前記仮想ブロック内の連続する仮想ページに割り当て、第2の群に属する仮想ブロックについては、連50

続するホストアドレスを前記仮想ブロック内の連続する 物理ページに割り当てる手段とを備えるメモリコントローラによって達成される。

【0024】本発明の好ましい実施態様においては、各仮想ブロック内の隣り合う仮想ページが、互いに異なる物理ブロックに属している。

【0025】本発明のさらに好ましい実施態様においては、前記第2の群に属する仮想ブロックが、ホストアドレスの先頭部分を含む領域に対応する。

【0026】本発明の前記目的はまた、複数の物理ブロックからなるフラッシュメモリと、ホストコンピュータより供給されるホストアドレスに基づいて前記フラッシュメモリにアクセスするメモリコントローラとを備え、前記メモリコントローラが、前記各物理ブロックを複数のグループに分類する手段と、互いに異なるグループに属する複数の物理ブロックを仮想的に結合することにより複数の仮想ブロックを形成する手段と、前記複数の仮想ブロックを形成する手段と、前記複数の仮想ブロックを形成する近想ブロックによりには隣り合うホストアドレスを前記仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロックについては、隣り合うホストアドレスを前記仮想ブロック内の同じ物理ブロックに割り当てる手段とを備えることを特徴とするフラッシュメモリシステムによって達成される。

【0027】本発明の前記目的はまた、第1の群に属する連続したホストアドレスに基づくアクセスが要求されたことに応答して、隣り合うホストアドレスを互いに異なる物理ブロックに対応する内部アドレスに変換し、第2の群に属する連続したホストアドレスに基づくアクセスが要求されたことに応答して、隣り合うホストアドレスを互いに同じ物理ブロックに対応する内部アドレスに変換することを特徴とするフラッシュメモリの制御方法によって達成される。

[0028]

【発明の好ましい実施の形態】以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。

【0029】図1は、本発明の好ましい実施態様にかかるフラッシュメモリシステム1を概略的に示すブロック40 図である。

【0030】図1に示されるように、フラッシュメモリシステム1はカード形状であり、4個のフラッシュメモリチップ2-0~2-3と、コントローラ3と、コネクタ4とが、一つのカード内に集積されて構成される。フラッシュメモリシステム1は、ホストコンピュータ5に対する一種の外部記憶装置として用いられる。ホストコンピュータ5としては、文字、音声、あるいは画像情報等の種々の情報を処理するパーソナルコンピュータやデジタルスチルカメラをはじめとする各種情報処理装置

が挙げられる。

【0031】各フラッシュメモリチップ2-0~2-3 は、それぞれ128Mバイト(1Gビット)の記憶容量 を有する半導体チップである。フラッシュメモリシステ ム1においては、528バイトを1ページとし、これを 最小アクセス単位としている。したがって、これら各フ ラッシュメモリチップ2-0~2-3は、それぞれ25 6 Kページのアドレス空間を含み、フラッシュメモリチ ップ2-0~2-3の合計で、1Mページのアドレス空 間を備えることになる。また、フラッシュメモリシステ ム1においては、これら4つのフラッシュメモリチップ 2-0~2-3は、512Mバイト(4Cビット)の記 憶容量を有し、1 Mページのアドレス空間を備える一つ の大きなメモリとして取り扱われる。このため、これら 1 Mページからなるアドレス空間から特定のページにア クセスするためには、20ビットのアドレス情報が必要 となる。したがって、ホストコンピュータ5は、フラッ シュメモリシステム1に対し、20ビットのアドレス情 報を供給することによって、特定のページに対するアク セスを行う。以下、ホストコンピュータ5よりフラッシ ュメモリシステム1に供給される20ビットのアドレス 情報を「ホストアドレス」と呼ぶ。

【0032】コントローラ3は、マイクロプロセッサ6と、ホストインターフェースブロック7と、SRAMワークエリア8と、バッファ9と、フラッシュメモリインターフェースブロック10と、ECC(エラー・コレクション・コード)ブロック11と、フラッシュシーケンサブロック12とから構成される。これら機能ブロックによって構成されるコントローラ3は、一つの半導体チップ上に集積されている。

【0033】マイクロプロセッサ6は、コントローラ3 を構成する各機能ブロック全体の動作を制御するための 機能ブロックである。

【0034】ホストインターフェースブロック7は、バ ス13を介してコネクタ4に接続されており、マイクロ プロセッサ6による制御のもと、ホストコンピュータ5 とのデータやアドレス情報、ステータス情報、外部コマ ンド情報の授受を行う。すなわち、フラッシュメモリシ ステム1がホストコンピュータ5に装着されると、フラ ッシュメモリシステム1とホストコンピュータ5とは、 バス13、コネクタ4及びバス14を介して相互に接続 され、かかる状態において、ホストコンピュータ5より フラッシュメモリシステム1に供給されるデータ等は、 ホストインターフェースブロック7を入口としてコント ローラ3の内部に取り込まれ、また、コントローラ3よ りホストコンピュータ5に供給されるデータ等は、ホス トインターフェースブロック7を出口としてホストコン ピュータ5に供給される。さらに、ホストインターフェ ースブロック7は、ホストコンピュータ5より供給され タスクファイルレジスタ (図示せず) 及びエラーが発生 した場合にセットされるエラーレジスタ等 (図示せず) を有している。

【0035】SRAMワークエリア8は、マイクロプロセッサ6によるフラッシュメモリチップ2-0~2-3の制御に必要なデータが一時的に格納される作業領域であり、複数の<math>SRAMセルによって構成される。

【0036】バッファ9は、フラッシュメモリチップ2 $-0\sim2-3$ から読み出されたデータ及びフラッシュメモリチップ2 $-0\sim2-3$ に書き込むべきデータを一時的に蓄積するバッファである。すなわち、フラッシュメモリチップ2 $-0\sim2-3$ から読み出されたデータは、ホストコンピュータ5が受け取り可能な状態となるまでバッファ9に保持され、フラッシュメモリチップ2 $-0\sim2-3$ に書き込むべきデータは、フラッシュメモリチップ2 $-0\sim2-3$ が書き込み可能な状態となるとともに、後述するECCブロック11によってエラーコレクションコードが生成されるまでバッファ9に保持される。

【0037】フラッシュメモリインターフェースブロッ ク10は、バス15を介して、フラッシュメモリチップ 2-0~2-3とのデータやアドレス情報、ステータス 情報、内部コマンド情報の授受を行うとともに、各フラ ッシュメモリチップ2-0~2-3に対して対応するチ ップ選択信号#0~#3を供給するための機能ブロック である。チップ選択信号#0~#3は、ホストコンピュ ータ5からデータの読み出しまたは書き込みが要求され た場合、ホストコンピュータ5より供給されるホストア ドレスに基づいて生成される内部アドレスの上位2ビッ 30 トに基づいて、そのいずれかが活性化される信号であ る。具体的には、内部アドレスの上位2ビットが「0 0」であればチップ選択信号#0が活性化され、「0 1」であればチップ選択信号#1が活性化され、「1 0」であればチップ選択信号#2が活性化され、「1 1 | であればチップ選択信号#3が活性化される。対応 するチップ選択信号が活性化されたフラッシュメモリチ ップ2-0~2-3は選択状態となり、データの読み出 しまたは書き込みが可能となる。尚、「内部コマンド」 とは、コントローラ3がフラッシュメモリチップ2-0 40 ~2-3を制御するためのコマンドであり、ホストコン ピュータ5がフラッシュメモリシステム1を制御するだ めの「外部コマンド」と区別される。

【0038】ECCブロック11は、フラッシュメモリチップ2-0~2-3に書き込むデータに付加すべきエラーコレクションコードを生成するとともに、読み出しデータに付加されたエラーコレクションコードに基づいて、読み出しデータに含まれる誤りを訂正するための機能ブロックである。

ースブロック7は、ホストコンピュータ5より供給され 【0039】フラッシュシーケンサブロック12は、フるホストアドレス及び外部コマンドを一時的に格納する 50 ラッシュメモリチップ2-0~2-3とバッファ9との

データの転送を制御するための機能ブロックである。フラッシュシーケンサブロック12は、複数のレジスタ(図示せず)を備え、マイクロプロセッサ6による制御のもと、フラッシュメモリチップ2-0~2-3からのデータの読み出しまたはフラッシュメモリチップ2-0~2-3へのデータの書き込みに必要な値がこれらレジスタに設定されると、データの読み出しまたは書き込みに必要な一連の動作を自動的に実行する。

【0040】次に、各フラッシュメモリチップ2-0~2-3を構成する各フラッシュメモリセルの具体的な構造について説明する。

【0041】図2は、フラッシュメモリチップ2-0~2-3を構成する各フラッシュメモリセル16の構造を概略的に示す断面図である。

【0042】図2に示されるように、フラッシュメモリセル16は、P型半導体基板17に形成されたN型のソース拡散領域18及びドレイン拡散領域19と、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17を覆って形成されたトンネル酸化膜20と、トンネル酸化膜20上に形成されたフローティングゲート電極21と、フローティングゲート電極21上に形成された絶縁膜22と、絶縁膜22上に形成されたコントロールゲート電極23とから構成される。このような構成を有するフラッシュメモリセル16は、フラッシュメモリチップ2-0~2-3内において、複数個直列に接続されて、NAND型フラッシュメモリを構成する。

【0043】フラッシュメモリセル16は、フローティングゲート電極21に電子が注入されているか否かによって、「消去状態」と「書込状態」のいずれかの状態が示される。フラッシュメモリセル16が消去状態であることは、当該フラッシュメモリセル16にデータ「1」が保持されていることを意味し、フラッシュメモリセル16にデータ「0」が保持されていることを意味する。すなわち、フラッシュメモリセル16は、1ビットのデータを保持することが可能である。

【0044】図2に示されるように、消去状態とは、フローティングゲート電極21に電子が注入されていない状態を指す。消去状態におけるフラッシュメモリセル16は、デプレッション型のトランジスタとなり、コントロールゲート電極23に読み出し電圧が印加されているか否かに関わらず、ソース拡散領域18とドレイン拡散領域19との間のP型半導体基板17の表面にはチャネル24が形成される。したがって、ソース拡散領域18とドレイン拡散領域19とは、コントロールゲート電極23に読み出し電圧が印加されているか否かに関わらず、チャネル24によって常に電気的に接続状態となる。

【0045】図3は、書込状態であるフラッシュメモリセル16を概略的に示す断面図である。

【0046】図3に示されるように、書込状態とは、フ ローティングゲート電極21に電子が蓄積されている状 態を指す。フローティングゲート電極21はトンネル酸 化膜20及び絶縁膜22に挟まれているため、一旦、フ ローティングゲート電極21に注入された電子は、きわ めて長時間フローティングゲート電極21内にとどま る。書込状態におけるフラッシュメモリセル16は、エ ンハンスメント型のトランジスタとなり、コントロール ゲート電極23に読み出し電圧が印加されていないとき には、ソース拡散領域18とドレイン拡散領域19との 間の P 型半導体基板 1 7 の表面にはチャネルが形成され ず、コントロールゲート電極23に読み出し電圧が印加 されているときには、ソース拡散領域18とドレイン拡 散領域19との間のP型半導体基板17の表面にチャネ ル(図示せず)が形成される。したがって、コントロー ルゲート電極23に読み出し電圧が印加されていない状 態では、ソース拡散領域18とドレイン拡散領域19と は電気的に絶縁され、コントロールゲート電極23に読 み出し電圧が印加された状態では、ソース拡散領域 18 とドレイン拡散領域19とが電気的に接続される。

【0047】ここで、選択されたフラッシュメモリセル 16が消去状態であるか書込状態であるかは、次のよう にして読み出すことができる。すなわち、複数個直列に 接続されたフラッシュメモリセル16のうち、選択され たフラッシュメモリセル16以外の全てのフラッシュメ モリセル16のコントロールゲート電極23に読み出し 電圧を印加し、この状態において、これらフラッシュメ モリセル16の直列体に電流が流れるか否かを検出す る。その結果、かかる直列体に電流が流れれば、選択さ 30 れたフラッシュメモリセル16が消去状態であると判断 することができ、かかる直列体に電流が流れなければ、 選択されたフラッシュメモリセル16が書込状態である と判断することができる。このようにして、直列体に含 まれる任意のフラッシュメモリセル16に保持されたデ ータが「0」であるのか「1」であるのかを読み出すこ とができる。但し、NAND型フラッシュメモリにおい ては、ひとつの直列体に含まれる2以上のフラッシュメ モリセル16に保持されたデータを同時に読み出すこと はできない。

40 【0048】また、消去状態であるフラッシュメモリセル16を書込状態に変化させる場合、コントロールゲート電極23に正の高電圧が印加され、これによって、トンネル酸化膜20を介してフローティングゲート電極21へ電子が注入される。フローティングゲート電極21への電子の注入は、FNトンネル電流による注入が可能である。一方、書込状態であるフラッシュメモリセル16を消去状態に変化させる場合、コントロールゲート電極23に負の高電圧が印加され、これによって、トンネル酸化膜20を介してフローティングゲート電極21に蓄積された電子が排出される。

【0049】次に、各フラッシュメモリチップ2-0~2-3の持つアドレス空間の具体的な構成について説明する。

11

【0050】図4は、フラッシュメモリチップ2-0のアドレス空間の構造を概略的に示す図である。

【0052】ここで、上記各物理ブロックは、データの消去単位である。すなわち、フラッシュメモリチップ2ー0~2-3では、各フラッシュメモリセル16ごとに、その状態を書込状態から消去状態に変化させることはできず、フラッシュメモリセル16を書込状態から消去状態に変化させる場合は、当該フラッシュメモリセル2016が属するブロックに含まれる全てのフラッシュメモリセル16が一括して消去状態とされる。逆に、フラッシュメモリチップ2-0~2-3では、各フラッシュメモリセル16ごとに、その状態を消去状態から書込状態に変化させることは可能である。

【0053】さらに、図4に示されるように、フラッシュメモリチップ2-0を構成する各物理ブロック#0~#8191は、それぞれ物理ページ#0~#31からなる32個の物理ページによって構成されている。また、フラッシュメモリチップ2-1~2-3を構成する各物理ブロック#0~#8191も、フラッシュメモリチップ2-0を構成する各物理ブロック#0~#8191と同様に、それぞれ32個の物理ページによって構成されている。

【0054】 これら各ページはデータの読み出し及び書き込みにおけるアクセス単位であり、図4に示されるように、ビット50~57からなる8ビットを1バイトとして、それぞれ512バイトのユーザ領域25と16バイトの冗長領域26によって構成される。ユーザ領域25は、ホストコンピュータ5より供給されるユーザデー40タが格納される領域である。

【0055】図5は、冗長領域26のデータ構造を概略的に示す図である。

【0056】図5に示されるように、冗長領域26は、エラーコレクションコード格納領域27、仮想ブロックアドレス格納領域28及びその他の付加情報によって構成される。

【0057】エラーコレクションコード格納領域27 は、対応するユーザ領域25に格納されたユーザデータ の誤りを訂正するための付加情報(エラーコレクション 50

コード)を格納するための領域であり、ユーザ領域25 に格納されたデータに含まれるデータの誤りが所定数以 下であれば、エラーコレクションコード格納領域27に 格納されたエラーコレクションコードを用いてこれを訂 正し、正しいデータとすることができる。

【0058】仮想ブロックアドレス格納領域28は、当該物理ブロックが属する仮想ブロックのアドレス(仮想ブロックアドレス)を格納するための領域である。仮想ブロック及び仮想ブロックアドレスの詳細については後述する。

【0059】 冗長領域26のその他の領域には、当該ブロックについての異常を表示するブロックステータス等が格納されているが、これらについての説明は省略する。

【0060】このように、各ページは、512バイトのユーザ領域25と16バイトの冗長領域26からなるので、各ページは、 $8\times(512$ バイト+16バイト)= 4224個のフラッシュメモリセルによって構成されることになる。

【0061】このように、各フラッシュメモリチップ2 -0~2-3はそれぞれ8192個の物理ブロックによって構成されるが、このうち、8000個の物理ブロックは実際にデータを格納することができるブロック(以下、「実使用ブロック」という)として取り扱われ、残りの192個のブロックは「冗長ブロック」として取り扱われる。冗長ブロックは、データ書き込みに備えて待機している空きブロックである。フラッシュメモリチップ2-0~2-3のアドレス空間は、実使用ブロックのみによって構成される。また、ある物理ブロックに不良が発生し、使用不能となった場合には、不良が発生したブロックの数だけ冗長ブロックとして割り当てられる物理ブロックの数が減らされる。

【0062】さらに、実使用ブロックは、各フラッシュ メモリチップ2-0~2-3から一つずつ選ばれた4つ の物理ブロックが仮想的に結合された「仮想ブロック」 を構成する。これにより、仮想ブロック#0~#799 9からなる最大8000個の仮想ブロックが構成され る。以下に詳述するが、本実施態様においては8000 個の仮想ブロックのうち、先頭の2つの仮想ブロック (仮想ブロック#0、#1)を「縦書き仮想ブロック」 と呼び、その他の仮想ブロック(仮想ブロック#2~# 7999)を「横書き仮想ブロック」と呼んで、両者を 区別する。ここで、縦書き仮想ブロックは、ホストアド レスの先頭部分を含む領域に対応し、FAT(ファイル ・アロケーション・テーブル)等が格納されることが一 般的である。このため、縦書き仮想ブロックにおいて は、横書き仮想ブロックと比べて、小さいセクタ単位 (ページ単位) で頻繁に書き込みが発生することが多

【0063】図6は、仮想ブロックのマッピングの一例

を示す図である。

【0064】図6に示される例では、フラッシュメモリチップ2-0に含まれる物理ブロック#150、フラッシュメモリチップ2-1に含まれる物理ブロック#6811、フラッシュメモリチップ2-2に含まれる物理ブロック#8191、フラッシュメモリチップ2-3に含まれる物理ブロック#3048が仮想的に結合され、一つの仮想ブロックを構成している。このように、本実施態様においては、ひとつの仮想ブロックを構成する4つの物理ブロックは互いに異なるフラッシュメモリチップ10に含まれていることが必要である。このようにして、最大8000個の仮想ブロックが構成される。

13

【0065】図7は、図6に示された仮想ブロックの仮想ページ構造を示す図である。

【0066】図7に示されるように、仮想ブロックは、仮想ページ#0~仮想ページ#127からなる128個の仮想ページ#0~仮想ページ#127からなる128個の仮想ページによって構成される一つのブロックとして取り扱われる。ここで、仮想ブロックのうち、物理ブロックのうち、物理ブロック#150からなる部分に含まれる32個のページは、板想ページ番号として4i+1が与えられ、物理ブロック#8191からなる部分に含まれる32個のページは、仮想ページ番号として4i+2が与えられ、物理ブロック#3048からなる部分に含まれる32個のページは、仮想ページ番号として4i+3が与えられる。詳細は後述するが、これら仮想ページ番号は、ホストアドレスの下位7ビットと対応している。

【0067】次に、仮想ブロックとこれを構成する4つ 30 の物理ブロックとの関係について説明する。

【0068】上述のとおり、本実施態様においては、各フラッシュメモリチップ2-0~2-3に含まれる8192個の物理ブロックによって、最大8000個の仮想ブロックが構成されるが、これら8000個の仮想ブロックと各仮想ブロックを構成する4つの物理ブロックとの関係は、SRAMワークエリア8上に展開されるアドレス変換テーブル31に保持される。

【0069】図8は、アドレス変換テーブル31のデータ構造を示す概略図である。

【0070】図8に示されるように、アドレス変換テーブル31は、仮想ブロック表示領域#0~#7999からなる8000個の仮想ブロック表示領域がこの順に並んで構成され、これら各仮想ブロック表示領域#0~#7999は、それぞれセル#j-0~セル#j-3(jは、仮想ブロックアドレス)からなる4個のセル及びフラグ#j-0~フラグ#j-3からなる4個のフラグによって構成される。例えば、仮想ブロック表示領域#0はセル#0-0~セル#0-3及びフラグ#0-0~フラグ#0-3によって構成され、仮想ブロック表示領域

#1はセル#1-0~セル#1-3及びフラグ#1-0~フラグ#1-3によって構成される。したがって、アドレス変換テーブル31は、32000個のセルと32000個のフラグによって構成されることになる。ここで、セル#j-0を構成するスロット#0はフラッシュメモリチップ2-0に対応し、セル#j-1を構成するスロット#1はフラッシュメモリチップ2-1に対応し、セル#j-2を構成するスロット#2はフラッシュメモリチップ2-3に対応し、セル#j-3を構成するスロット#3はフラッシュメモリチップ2-3に対応している。

【0071】各仮想ブロック表示領域に含まれるセル# j-0~#j-3には、それぞれ当該仮想ブロックを構 成する物理ブロックのアドレス(物理ブロックアドレ ス)が格納される。ここで、「物理ブロックアドレス」 とは、各物理ブロックに割り当てられたブロック番号を 2進数で表したアドレスであり、13ビットで構成され る。例えば、図6及び図7に示された仮想ブロックが、 仮想ブロック#0であるとすれば、当該仮想ブロック は、物理ブロック#150、物理ブロック#6811、 物理ブロック#8191及び物理ブロック#3048よ り構成されることから、これら物理ブロックの物理ブロ ックアドレスはそれぞれ「0000010010110 B+, [1101010011011B], [1111 11111111B」及び「01011111010 00B」となり、セル#0-0~#0-3には、これら 物理ブロックアドレスがそれぞれ格納されることにな る。

【0072】また、各仮想ブロックに含まれるフラグ#j-0~フラグ#j-3は、当該セルに格納されている内容が有効であるか無効であるかを示している。具体的には、フラグが「1」を示していれば対応するセルの内容は有効であり、フラグが「0」を示していれば対応するセルの内容は無効である。したがって、対応するフラグが「0」を示しているセルについては、その内容は無視される。

【0073】また、アドレス変換テーブル31を構成する8000個の仮想ブロック表示領域のうち、仮想ブロック表示領域#0及び#1は縦書き仮想ブロックに対応する領域であり、仮想ブロック表示領域#2~#7999は横書き仮想ブロックに対応する領域となる。

【0074】上述のように、アドレス変換テーブル31は、32000個のセルと32000個のフラグによって構成されており、各セルには13ビットの情報(物理ブロックアドレス)、各フラグには1ビットの情報を格納する必要があるから、アドレス変換テーブル31は、SRAMワークエリア8の記憶容量のうち、約64kバイトを占有することとなる。

【0075】アドレス変換テーブル31の生成は、次のように行われる。

【0076】フラッシュメモリチップ2-0~2-3を構成する各物理ブロックのうち、データが格納されているブロックの各先頭ページ(物理ページ#0)の冗長領域26に含まれる仮想ブロックアドレス格納領域28には、当該物理ブロックがどの仮想ブロックに属するかを示す仮想ブロックアドレスが含まれており、各物理ブロックの各先頭ページ(物理ページ#0)に含まれている仮想ブロックアドレスがマイクロプロセッサ6による制御のもと、フラッシュメモリインターフェースブロック10を介して読み出される。

【0077】ここで、消去済みの空きブロックにおいては、冗長領域26の仮想ブロックアドレス格納領域28に格納されている仮想ブロックアドレスは「オール1

(111111111111B)」となっているはずである。すなわち、仮想ブロックは、上述のとおり、# 0 (0000000000000B)~#7999(1111100111111B)までしかなく、したがって、これがオール1(11111111111111B)である場合には、当該物理ブロックが消去済みの空きブロックであると判断することができる。一方、冗長領域 2026の仮想ブロックアドレス格納領域28に格納された仮想ブロックアドレスが「0000000000000B」~「111110011111B」である場合には、当該仮想ブロックアドレスは有効な仮想ブロックアドレスである。

【0078】したがって、マイクロプロセッサ6は、各物理ブロックの先頭ページ(物理ページ#0)の冗長領域26に含まれる仮想ブロックアドレスを参照し、これがオール1ではなく有効な仮想ブロックのアドレスを示していれば、アドレス変換テーブル31を構成するセルのうち、チップ番号(#0~#3)及び読み出された仮想ブロックアドレスによって特定されるセルに、当該物理ブロックの物理ブロックアドレスを格納する。例えば、フラッシュメモリチップ2-0に属する物理ブロック #12より読み出された仮想ブロックアドレスが「123」であれば、セル#123-0に、物理ブロックアドレスとして「12」が書き込まれ、さらに、対応するフラグ#123-0が「1」にされる。

【0079】このような処理が、データが格納されている全ての物理ブロックについて行われる。これにより、アドレス変換テーブル31の生成が完了する。

【0080】次に、SRAMワークエリア8に格納される消去済みブロックキュー32のデータ構造について説明する。

【0081】図9は、SRAMワークエリア8に格納される消去済みブロックキュー32のデータ構造を示す概略図である。

【0082】図9に示されるように、消去済みブロック キュー32は、キューセット#0~#5からなる6つの キューセットによって構成され、これらは、それぞれキ 50

ュー# k-0~キュー# k-3(kは、キューセット番号)からなる4個のキューによって構成される。例えば、キューセット#0はキュー#0-0~キュー#0-3によって構成され、キューセット#1はキュー#1-0~キュー#1-3によって構成される。したがって、消去済みブロックキュー32は、24個のキューによって構成される。ここで、キュー#k-0はフラッシュメモリチップ2-0に対応し、キュー#k-1はフラッシュメモリチップ2-2に対応し、キュー#k-3はフラッシュメモリチップ2-3に対応している。

【0083】各キューセット#0~#5を構成するキュ

ー# k-0~# k-3には、ユーザ領域25を構成する全てのフラッシュメモリセル16が消去状態となっている物理ブロックの物理ブロックアドレスが格納される。したがって、例えば、フラッシュメモリチップ2-0に属する消去済みの物理ブロック#153を消去済みブロックキュー32に登録する場合、当該物理ブロックアドレスである「000010011001B(153)」がキュー#0-0~#5-0のいずれかに格納される。同様にして、例えば、フラッシュメモリチップ2-2に属する消去済みのブロック#6552を消去済みブロックキュー32に登録する場合、当該物理ブロックアドレスである「1100110011000B(6552)」がキュー#0-2~#5-2のいずれかに格納される。

【0084】このようにして、各フラッシュメモリチップ2-0~2-3ごとに最大6つの消去済みブロックの物理ブロックアドレスが消去済みブロックキュー32に登録され、これによって最大6つのキューセット#0~#5が生成される。

【0085】消去済みブロックキュー32の生成は、マイクロプロセッサ6による制御のもと、上述したアドレス変換テーブル31の生成の際に行われ、データ書き込みに備えて待機している冗長ブロックの中から、これらキューに登録すべき物理ブロックが選ばれる。

【0086】次に、本実施態様にかかるフラッシュメモリシステム1の動作について、データの読み出し動作、データの書き込み動作の順に説明する。

【0087】まず、本実施態様にかかるフラッシュメモリシステム1によるデータの読み出し動作について説明する。

【0088】データの読み出し動作においては、ホストアドレスから内部アドレスへの変換が行われた後、かかる内部アドレスを用いてユーザデータの読み出し実行されるが、アクセス対象となる仮想ブロックが横書き仮想ブロックであるかによってアドレス変換の方法が異なる。以下、アクセス対象となる仮想ブロックが横書き仮想ブロックである場合と、縦書き仮想ブロックである場合に分け、それぞれ具体的

な例を挙げて詳細に説明する。

【0089】読み出し動作1(横書き仮想ブロックから データを読み出す場合) ここでは、ホストコンピュータ 5より、バス14、コネクタ4及びバス13を介して、 外部コマンドの一種である外部読み出しコマンドととも にホストアドレス、例えば「00000111111 11100000B」がフラッシュメモリシステム1に 供給された場合を例に説明する。

17

【0090】まず、ホストアドレス及び外部読み出しコ マンドがコントローラ3に供給されると、これらホスト 10 アドレス及び外部読み出しコマンドは、ホストインター フェースブロック 7 が有するタスクファイルレジスタ (図示せず) に一時的に格納される。

【0091】次に、タスクファイルレジスタ(図示せ ず)に格納されたホストアドレスが正しいアドレスであ るか否か、すなわち、かかるホストアドレスが、本来存 在しない物理アドレスや無効なアドレスを示していない か否かが、ホストインターフェースブロック7によって 判定される。

【0092】かかる判定の結果、タスクファイルレジス 20 タ(図示せず)に格納されたホストアドレスが有効なア ドレスであると判断されれば、アドレス変換テーブル3 1を用いて内部アドレスに変換される。一方、これが異 常なアドレスであると判断されれば、ホストインターフ ェースブロック7が有するエラーレジスタ(図示せず) がセットされ、ホストコンピュータは、かかるレジスタ の内容を参照することにより、エラーの発生を知ること ができる。

【0093】次に、アクセス対象である仮想ブロックが 横書き仮想ブロックである場合におけるアドレス変換テ 30 ーブル31を用いた内部アドレスへの変換について、図 10を参照しながら説明する。

【0094】図10においては、便宜上、ホストアドレ スから上位13ビットを「A」とし、上位14ビット目 ~上位18ビット目からなる5ビットを「B」とし、下 位2ビットを「C」と表記している。

【0095】まず、マイクロプロセッサ6による制御の もと、20ビットのホストアドレスから上位13ビット (A) が取り出され、これによってアドレス変換テーブ ル31内のいずれかの仮想ブロック表示領域が選択され 40 る。本例では、ホストアドレスの上位13ビット(A) が「0000011111111B(255)」である から、選択される仮想ブロック表示領域は、仮想ブロッ ク表示領域#255となる。このとき、アクセス対象で ある仮想ブロックが横書き仮想ブロックであると判断さ れる。

【0096】アクセス対象である仮想ブロックが横書き 仮想ブロックであると判断されると、次に、マイクロプ ロセッサ6による制御のもと、選択された仮想ブロック 表示領域#255に含まれる4個のセル及び4個のフラ 50 3のうち、アクセスすべきページが属するフラッシュメ

グのうち、ホストアドレスの下位2ビット(C)と同じ 枝番号を有するセル及びフラグの内容が読み出される。 この場合、ホストアドレスの下位2ビット(C)が「O 0 B (0) 「であるから、その内容が読み出されるセル 及びフラグは、セル#255-0及びフラグ#255-0となる。図10に示されるように、本例では、かかる セル#255-0の内容が「000010000111 1 B」であるものとする。また、本例はデータの読み出 し動作であるから、フラグ#255-0は「1(有 効) 」となっているはずである。したがって、仮にフラ グ#255-0が「0 (無効)」である場合には、エラ ーとなる。

18

【0097】次に、マイクロプロセッサ6による制御の もと、ホストアドレスの下位2ビット(C)、読み出さ れたセルの内容、及びホストアドレスの上位14ビット 目~上位18ビット目からなる5ビット(B)がこの順 に結合される。結合されたアドレスは、内部アドレスと なる。この場合、ホストアドレスの下位2ビット(C) は「00B」であり、読み出されたセルの内容は「00 00100001111B」であり、ホストアドレスの 上位14ビット目~上位18ビット目からなる5ビット (B) は「11000B」であることから、得られる内 部アドレスは、図10に示されるように、「00000 0100001111111000BJ となる。

【0098】以上より、ホストアドレスから内部アドレ スへの変換が完了する。

【0099】一方、ホストインターフェースブロック7 が有するタスクファイルレジスタ(図示せず)に外部読 み出しコマンドが格納されていることに応答して、マイ クロプロセッサ6による制御のもと、フラッシュシーケ ンサブロック12が有するレジスタ(図示せず)に対す る設定がなされる。かかる設定は、次のように行われ

【0100】まず、マイクロプロセッサ6による制御の もと、内部コマンドの一種である内部読み出しコマンド がフラッシュシーケンサブロック12内の所定のレジス タ(図示せず)に設定される。さらに、マイクロプロセ ッサ6による制御のもと、20ビット長の内部アドレス がフラッシュシーケンサブロック12内の所定のレジス タ (図示せず) に設定される。

【0101】このようにしてフラッシュシーケンサブロ ック12に含まれる各種レジスタに対する設定が完了す ると、フラッシュシーケンサブロック12による一連の 読み出し動作が実行される。フラッシュシーケンサブロ ック12による一連の読み出し動作は、次の通りであ

【0102】まず、フラッシュシーケンサブロック12 は、所定のレジスタに格納された内部アドレスの上位2 ビットに基づき、フラッシュメモリチップ2-0~2-

モリチップに対応するチップ選択信号を活性化するよ う、フラッシュメモリインターフェースブロック10に 指示する。この場合、内部アドレスの上位2ビットは 「00B(0)」であるから、アクセスすべきページが 属するフラッシュメモリチップは、フラッシュメモリチ ップ2-0であり、チップ選択信号#0が活性化され る。これにより、フラッシュメモリチップ2-0は、デ ータの読み出しが可能な状態となる。一方、チップ選択 信号#1~#3は、非活性状態が保たれる。

【0103】次に、フラッシュシーケンサブロック12 は、所定のレジスタに格納された内部アドレスの下位1 8ビット「0000100001111111000B」 を、所定のレジスタに格納された内部読み出しコマンド とともにバス15に供給するよう、フラッシュメモリイ ンターフェースブロック10に指示する。バス15に供 給された18ビットの内部アドレス及び内部読み出しコ マンドは、フラッシュメモリチップ2-0~2-3に対 し共通に供給されるが、上述のとおり、チップ選択信号 #0は活性状態となっており、チップ選択信号#1~# 3は非活性状態となっているので、バス15に供給され 20 た内部アドレス及び内部読み出しコマンドは、フラッシ ュメモリチップ2-0に対してのみ有効となる。

【0104】これに応答して、フラッシュメモリチップ 2-0は、供給された18ビットの内部アドレス「00 00100001111111000B」に格納されたデ ータの読み出しを実行する。ここで、供給された18ビ ットの内部アドレス「0000100001111111 000B」のうち、上位13ビットは物理ブロックを特 定し、下位5ビットは当該物理ブロック内の物理ページ を特定するために用いられる。この場合、上位13ビッ トは「0000100001111B(271)」であ り、下位5ビットは「11000B(24)」であるか ら、特定される物理ブロックはブロック#271とな り、特定される物理ページは物理ページ#24となる。 すなわち、フラッシュメモリチップ2-0は、ブロック #271の物理ページ#24に格納されたデータの読み 出しを実行する。かかる読み出し動作においては、ユー ザ領域25に格納されたユーザデータのみならず、冗長 領域26に格納された各種付加情報も読み出される。

【0105】尚、図7において説明したように、本実施 40 態様においては、4つの物理ブロックが仮想的に結合さ れて一つの仮想ブロックが構成されているので、フラッ シュメモリチップ2-0に属する物理ブロック#271 の物理ページ#24は、仮想ブロック#255の仮想ペ ージ#96に対応する。

【0106】このようにしてフラッシュメモリチップ2 -0から読み出されたユーザデータ及び付加情報は、バ ス15を介してフラッシュメモリインターフェースブロ ック10に供給される。フラッシュメモリインターフェ ースブロック10がユーザデータ及び付加情報を受け取 50 ーブル31を用いた内部アドレスへの変換について、図

ると、フラッシュシーケンサブロック12による制御の もと、付加情報に含まれるエラーコレクションコードが 抽出され、ユーザデータ及び抽出されたエラーコレクシ ョンコードがECCブロック11に供給される。ユーザ データ及びエラーコレクションコードがECCブロック 11に供給されると、ECCブロック11は、エラーコ レクションコードに基づき、ユーザデータに誤りがある か否かを判断し、誤りがないと判断すれば、供給された ユーザデータをそのままバッファ9に格納し、誤りがあ ると判断すれば、これをエラーコレクションコードに基 づいて訂正し、訂正後のユーザデータをバッファ9に格 納する。このようにしてバッファ9に誤りのないユーザ データが格納されると、フラッシュシーケンサブロック 12による一連の読み出し動作が完了する。

【0107】そして、バッファ9に格納されたユーザデ ータは、マイクロプロセッサ6による制御のもと、ホス トインターフェースブロック7より、バス13、コネク タ4及びバス14を介してホストコンピュータ5に供給 される。

【0108】以上により、一連の読み出し動作が完了す

【0109】このように、アクセス対象となる仮想ブロ ックが横書き仮想ブロックである場合には、ホストアド レスの下位2ビット(C)が内部アドレスの上位2ビッ トに割り当てられ、ホストアドレスの上位14ビット目 ~上位18ビット目からなる5ビット(B)が内部アド レスの下位5ビットに割り当てられることから、ホスト アドレスの連続する下位7ビット「000000B」 ~「111111B」は、それぞれ当該仮想ブロック の仮想ページ#0~#127に対応することになる。

【0110】次に、アクセス対象となる仮想ブロックが 縦書き仮想ブロックである場合の読み出し動作について 説明する。

【0111】読み出し動作2(縦書き仮想ブロックから データを読み出す場合)ここでは、ホストコンピュータ 5より、バス14、コネクタ4及びバス13を介して、 外部コマンドの一種である外部読み出しコマンドととも にホストアドレス、例えば「0000000000 01010101B」がフラッシュメモリシステム1に 供給された場合を例に説明する。

【0112】まず、ホストアドレス及び外部読み出しコ マンドがコントローラ3に供給されると、上述したよう に、かかるホストアドレスが有効なアドレスであるか否 かが、ホストインターフェースブロック7によって判定 され、その結果、これが有効なアドレスであると判断さ れれば、アドレス変換テーブル31を用いて内部アドレ スに変換される。

【0113】次に、アクセス対象である仮想ブロックが 縦書き仮想ブロックである場合におけるアドレス変換テ

11を参照しながら説明する。

【0114】図11においては、便宜上、ホストアドレスから上位13ビットを「A」とし、上位14ビット目及び上位15ビット目からなる2ビットを「D」とし、下位5ビットを「E」と表記している。

21

【0115】まず、マイクロプロセッサ6による制御のもと、20ビットのホストアドレスから上位13ビット(A)が取り出され、これによってアドレス変換テーブル31内のいずれかの仮想ブロック表示領域が選択される。本例では、ホストアドレスの上位13ビット(A)が「000000000000B(0)」であるから、選択される仮想ブロック表示領域は、仮想ブロック表示領域#0となる。このとき、アクセス対象である仮想ブロックが縦書き仮想ブロックであると判断される。

【0116】アクセス対象である仮想ブロックが縦書き仮想ブロックであると判断されると、次に、マイクロックをあると判断されると、次に、マイクロック表示領域#0に含まれる4個のセル及び4個のフラグのうち、ホストアドレスの上位14ビット目及び上位15ビット目からなる2ビット(D)と同じ枝番号を有するセル及びフラグの内容が読み出される。この場合、その内容が読み出されるセル及びフラグは、セル#0-2及びフラグ#0-2となる。図11に示されるように、本例では、かかるセル#0-2の内容が「111000000」であるものとする。また、本例もデータの読み出し動作であるから、フラグ#0-2は「1(有効)」となっているはずであり、仮にフラグ#0-2が「0(無効)」である場合には、エラーとなる。

【0117】次に、マイクロプロセッサ6による制御の 30 もと、ホストアドレスの上位14ビット目及び上位15 ビット目からなる2ビット (D)、読み出されたセルの内容、及びホストアドレスの下位5ビット (E)がこの順に結合される。結合されたアドレスは、内部アドレスとなる。この場合、ホストアドレスの上位14ビット目及び上位15ビット目からなる2ビット (D)は「10 B」であり、読み出されたセルの内容は「11100000000B」であり、ホストアドレスの下位5ビット (E)は「10101B」であることから、得られる内部アドレスは、図11に示されるように、「101 40 1100000000001010101B」となる。

【0118】以上より、ホストアドレスから内部アドレスへの変換が完了する。

【0119】このように、アクセス対象である仮想ブロックが縦書き仮想ブロックである場合には、アクセス対象である仮想ブロックが横書き仮想ブロックである場合とは異なる方法で内部アドレスへの変換が行われる。

【0120】このようにしてホストアドレスから内部アドレスへの変換が完了すると、その後は、上述した読み出し動作1と同様の動作が行われる。本例においては、

内部アドレスの上位2ビットが「10B(2)」である から、アクセスすべきページが属するフラッシュメモリ チップは、フラッシュメモリチップ2-2であり、チッ プ選択信号#2が活性化される。また、本例において は、内部アドレスの下位18ビットが「1110000 0000010101B | であるから、フラッシュメ モリチップ2-2は、供給された18ビットの内部アド レス「111000000000010101B」に格 納されたデータの読み出しを実行する。上述のとおり、 供給された18ビットの内部アドレス「1110000 00000010101B」のうち、上位13ビットは 物理ブロックを特定し、下位5ビットは当該物理ブロッ ク内の物理ページを特定するために用いられる。この場 合、上位13ビットは「1110000000000B (7168) | であり、下位5ビットは「10101B (21)」であるから、特定される物理ブロックはブロ ック#7168となり、特定される物理ページは物理ペ ージ#21となる。すなわち、フラッシュメモリチップ 2-2は、ブロック#7168の物理ページ#21に格 納されたデータの読み出しを実行する。

【0121】尚、図7において説明したように、本実施態様においては、4つの物理ブロックが仮想的に結合されて一つの仮想ブロックが構成されているので、フラッシュメモリチップ2-2に属する物理ブロック#7168の物理ページ#21は、仮想ブロック#0の仮想ページ#86に対応する。

【0122】このようにしてフラッシュメモリチップ2-2から読み出されたユーザデータ及び付加情報は、上述のとおりECCブロック11に供給され、その後、誤りのないユーザデータがバッファ9に格納される。そして、バッファ9に格納されたユーザデータは、マイクロプロセッサ6による制御のもと、ホストインターフェースブロック7より、バス13、コネクタ4及びバス14を介してホストコンピュータ5に供給される。

【0123】以上により、一連の読み出し動作が完了する。

【0124】このように、アクセス対象となる仮想ブロックが縦書き仮想ブロックである場合には、ホストアドレスの上位14ビット目及び上位15ビット目からなる40 2ビット(D)が内部アドレスの上位2ビットに割り当てられ、ホストアドレスの下位5ビット(E)が内部アドレスの下位5ビットに割り当てられることから、ホストアドレスの連続する下位7ビット「0000000 B」~「0011111B」は、当該仮想ブロックを構成する物理ブロックのうち、フラッシュメモリチップ2ー0に属する物理ブロックの物理ページ#0~#31にそれぞれ対応し、ホストアドレスの連続する下位7ビット「0100000B」~「0111111B」は、当該仮想ブロックを構成する物理ブロックのうち、フラッシュメモリチップ2ー1に属する物理ブロックの物理ペ

ージ#0~#31にそれぞれ対応し、ホストアドレスの 連続する下位7ビット「1000000B」~「101 1 1 1 1 B」は、当該仮想ブロックを構成する物理ブロ ックのうち、フラッシュメモリチップ2-2に属する物 理ブロックの物理ページ#0~#31にそれぞれ対応 し、ホストアドレスの連続する下位7ビット「1100 000B」~「111111B」は、当該仮想ブロッ クを構成する物理ブロックのうち、フラッシュメモリチ ップ2-3に属する物理ブロックの物理ページ#0~# 31にそれぞれ対応することになる。

【0125】このようにアクセス対象となる仮想ブロッ クが縦書き仮想ブロックであるか、横書き仮想ブロック であるかによってアドレス変換の方法を異なるものとし ている意義については、後述するフラッシュメモリシス テム1による種々のデータ書き込み動作の説明において 明らかとなる。

【0126】次に、本実施態様にかかるフラッシュメモ リシステム1による種々のデータ書き込み動作について 説明する。

【0127】データ書き込み動作においては、アクセス 対象となる仮想ブロックが横書き仮想ブロックである場 合と、縦書き仮想ブロックである場合において動作が異 なる他、アクセス対象となる仮想ブロックが存在しない 場合(新規にデータを書き込む場合)とアクセス対象と なる仮想ブロックがすでに存在する場合(データを上書 きする場合)において動作が異なる。したがって、それ ぞれの場合について説明する。

【0128】書き込み動作1(空きブロックにデータを 書き込む場合(ホストアドレスが横書き仮想ブロックに 対応する場合))

空きブロックにデータを書き込む場合、すなわち新規デ ータの書き込み動作においてホストアドレスが横書き仮 想ブロックに対応する場合には、仮想ブロックの生成、 生成された仮想ブロックの仮想ページ#0~#3に対す る冗長データの書き込み、生成された仮想ブロックの所 定の仮想ページに対するユーザデータの書き込みが実行 される。

【0129】ここでは、ホストコンピュータ5より、バ ス14、コネクタ4及びバス13を介して、外部コマン ドの一種である外部書き込みコマンドと、対応する仮想 40 ブロックにデータが割り当てられていない連続した複数 のホストアドレス、例えば「000101010101 01000100B ~ 60001010101010 1000111B」と、これら各アドレスに書き込むべ きデータとがフラッシュメモリシステム1に供給された 場合を例に説明する。ここでは、これら連続するホスト アドレスを、ホストアドレス#0~#3と呼ぶ。

【0130】まず、ホストアドレス#0~#3及び外部 書き込みコマンドがコントローラ3に供給されると、こ れらホストアドレス#0~#3及び外部書き込みコマン 50 もと、消去済みブロックキュー32を構成するキューセ

ドは、ホストインターフェースブロック7が有するタス クファイルレジスタ(図示せず)に一時的に格納され る。さらに、ホストアドレス#0~#3にそれぞれ対応 する書き込みデータがコントローラ3に供給されると、 マイクロプロセッサ6による制御のもと、これらデータ がECCブロック11に送出される。これらデータの供 給を受けたECCブロック11は、これらデータを解析 してエラーコレクションコードを生成し、これを一時的 に保持する。

24

【0131】次に、タスクファイルレジスタ(図示せ 10 ず) に格納されたホストアドレス#0~#3が正しいア ドレスであるか否か、すなわち、かかるホストアドレス #0~#3が、本来存在しない物理アドレスや無効なア ドレスを示していないか否かが、ホストインターフェー スブロック7によって判定される。

【0132】かかる判定の結果、タスクファイルレジス タ(図示せず)に格納されたホストアドレス#0~#3 が有効なアドレスであると判断されれば、アドレス変換 テーブル31を用いて内部アドレスに変換される。一 20 方、これが異常なアドレスであると判断されれば、ホス トインターフェースブロック7が有するエラーレジスタ (図示せず) がセットされ、ホストコンピュータは、か かるレジスタの内容を参照することにより、エラーの発 生を知ることができる。

【0133】図12は、アクセス対象である仮想ブロッ クが横書き仮想ブロックである場合におけるアドレス変 換テーブル31を用いた内部アドレスへの変換方法を説 明するための図である。

【0134】図12に示されるように、本例では、ホス トアドレス#0~#3の上位13ビット(A)が「00 30 01010101010B(682)」であるから、選 択される仮想ブロック表示領域は、仮想ブロック表示領 域#682となる。このとき、アクセス対象である仮想 ブロックが横書き仮想ブロックであると判断される。

【0135】アクセス対象である仮想ブロックが横書き 仮想ブロックであると判断されると、次に、マイクロプ ロセッサ6による制御のもと、SRAMワークエリア8 に格納されているアドレス変換テーブル31から、仮想 ブロック表示領域#682の内容が読み出される。ここ では、新規データの書き込み動作、すなわち対応する仮 想ブロックに現在データが割り当てられていないホスト アドレスに対して新しくデータを割り当てる動作である ので、仮想ブロック表示領域#682内の各フラグ#6 82-0~#682-3はいずれも「0 (無効)」を示 しているはずである。尚、これらフラグ#682-0~ #682-3が「1(有効)」となっている場合は、当 該書き込み処理は「データの上書き処理」であり、その 動作については後述する。

【0136】次に、マイクロプロセッサ6による制御の

ット#0~#5のいずれか、例えば、キューセット#0 が選択され、かかるキューセット#0を構成する各キュー#0-0~#0-3に格納された内容が読み出される。上述のとおり、各キューに格納されているのは、消去済みブロックの物理ブロックアドレスである。図12に示されるように、本例では、これらキュー#0-0~#0-3の内容がそれぞれ「000000001111118(15)」、「11000111111100001118(7219)」、「01011111110000118(3056)」、「100010000000018(4352)」であるものとする。

【0137】キュー#0-0~#0-3に格納された内容が読み出されると、これらが仮想ブロック表示領域#682のセル#682-0~セル#682-3にそれぞれ格納され、対応する各フラグ#682-0~#682-3が全て「1(有効)」に書き換えられる。これにより、仮想ブロックの生成が完了する。

【0138】そして、図12に示されるように、マイク ロプロセッサ6による制御のもと、ホストアドレス#0 ~#3それぞれの下位2ビット(C)、対応するキュー 20 の内容、及びホストアドレス#0~#3の上位14ビッ ト目~上位18ビット目からなる5ビット(B)がこの 順に結合される。結合されたアドレスは、それぞれ内部 アドレス#0~#3となる。この場合、ホストアドレス #0~#3の下位2ビット(C)はそれぞれ「00B」 ~「11B」であり、読み出されたセルの内容は「00 0000001111B], [1110000110]011B], [01011111110000B], [1]00010000000B」であり、ホストアドレス #0~#3の上位14ビット目~上位18ビット目から なる5ビット(B)はいずれも「10001B」である ことから、得られる4つの内部アドレス#0~#3の値 は、図12に示される値となる。

【0139】これにより、ホストアドレス#0~#3か ら内部アドレス#0~#3への変換が完了する。上述の とおり、内部アドレスの上位2ビットは、アクセスすべ きフラッシュメモリチップの番号を示し、内部アドレス の上位3ビット目~上位15ビット目は、アクセスすべ き物理ブロックアドレスを示し、内部アドレスの下位5 ビットは、アクセスすべき物理ページを示している。し 40 たがって、内部アドレス#0によって特定される物理ペ ージは、フラッシュメモリチップ2-0の物理ブロック #15の物理ページ#17となり、内部アドレス#1に よって特定される物理ページは、フラッシュメモリチッ プ2-1の物理ブロック#7219の物理ページ#17 となり、内部アドレス#2によって特定される物理ペー ジは、フラッシュメモリチップ2-2の物理ブロック# 3056の物理ページ#17となり、内部アドレス#3 によって特定される物理ページは、フラッシュメモリチ

7となる。

【0140】さらに、ホストインターフェースブロック 7が有するタスクファイルレジスタ (図示せず) に外部 書き込みコマンドが格納されていることに応答して、マイクロプロセッサ6による制御のもと、フラッシュシーケンサブロック12が有するレジスタ (図示せず) に対する設定がなされる。かかる設定は、次のように行われる。

【0141】まず、マイクロプロセッサ6による制御のもと、内部コマンドの一種であるデータ転送コマンド及び内部書き込みコマンドがフラッシュシーケンサブロック12内の所定のレジスタ(図示せず)に設定される。さらに、マイクロプロセッサ6による制御のもと、上記生成された4つの内部アドレス#0~#3がフラッシュシーケンサブロック12内の所定のレジスタ(図示せず)に設定される。

【0142】このようにしてフラッシュシーケンサブロック12に含まれる各種レジスタ(図示せず)に対する設定が完了すると、フラッシュシーケンサブロック12による一連の書き込み動作が実行される。本例においては、フラッシュシーケンサブロック12による一連の書き込み動作は、仮想ブロック#682の仮想ページ#0~#3に対する各種冗長データの書き込み、並びに、仮想ブロック#682の仮想ページ#68~#71に対するユーザデータ及び各種冗長データの書き込みの順に実行される。

【0143】図13は、フラッシュシーケンサブロック 12による仮想ブロック#682の仮想ページ#0~# 3に対する一連の書き込み動作を概略的に示すタイミン グ図である。

【0145】次に、このようにして生成された内部アドレス#5の上位2ビットに基づいて、フラッシュメモリチップ2-0~2-3のうち、アクセスすべきページが属するフラッシュメモリチップに対応するチップ選択信号を活性化するよう、フラッシュメモリインターフェースブロック10に指示する。この場合、内部アドレス#5の上位2ビットは「00B(0)」であるから、チップ選択信号#0が活性化される。これにより、フラッシュメモリチップ2-0は、データの書き込みが可能な状態となる。一方、チップ選択信号#1~#3は、非活性状態が保たれる。

によって特定される物理ページは、フラッシュメモリチ 【0146】次に、フラッシュシーケンサブロック12 ップ2-3の物理ブロック#4352の物理ページ#1 50 は、上記内部アドレス#5の下位18ビット「0000 00000111100000B」を、所定のレジスタ (図示せず) に格納されたデータ転送コマンドとともに バス15に供給するよう、フラッシュメモリインターフ ェースブロック10に指示する。バス15に供給された 内部アドレス#5の下位18ビット及びデータ転送コマ ンドは、フラッシュメモリチップ2-0~2-3に対し 共通に供給されるが、上述のとおり、チップ選択信号# 0は活性状態となっており、チップ選択信号#1~#3 は非活性状態となっているので、バス15に供給された 内部アドレス#5の下位18ビット及びデータ転送コマ ンドは、フラッシュメモリチップ2-0に対してのみ有 効となる(転送先指定)。

【0147】これにより、フラッシュメモリチップ2一 0は、供給された内部アドレス#5の下位18ビット 「00000000001111000000B」に対応す るページに書き込まれるべきデータの受け付けが許可さ れた状態となる。

【0148】次に、仮想ブロック#682の仮想ページ #0に書き込むべきデータが、フラッシュシーケンサブ ロック12により、フラッシュメモリインターフェース 20 ブロック10を介して、バス15に供給される。ここ で、仮想ブロック#682の仮想ページ#0とは、フラ ッシュメモリチップ2-0内の物理ブロック#15の物 理ページ#0に対応し、ここに書き込むべきデータと は、仮想ブロックアドレス及びその他の付加情報であ り、これらはいずれも冗長領域26に書き込まれるデー タである。この場合、仮想ブロックアドレスは「000 1010101010B(682)」である。フラッシ ュメモリチップ2-0内の物理ブロック#15の物理ペ ージ#0のその他の部分、すなわち、ユーザ領域25の 全部分、冗長領域26のうちエラーコレクションコード 格納領域27等には何らのデータも書き込まれない。但 し、各ページに対するデータの書き込みは、ページ単位 で一括して行われるため、実際には、上記データを書き 込まない部分については、書き込み処理が実行されない のではなく、「オール1」からなる書き込みデータが書 き込まれることになる。

【0149】バス15に供給された仮想ブロックアドレ ス及び冗長領域26に格納されるその他の付加情報も、 やはりフラッシュメモリチップ2-0~2-3に対し共 40 通に供給されるが、上述のとおり、チップ選択信号#0 が活性状態となっているため、フラッシュメモリチップ 2-0に対してのみ有効となる(データ転送)。

【0150】このようにして、書き込みデータの受け付 けが許可された状態にあるフラッシュメモリチップ2ー 0に対して仮想ブロックアドレス等の付加情報が転送さ れると、かかる付加情報は、フラッシュメモリチップ2 -0内に備えられたレジスタ(図示せず)に一時的に格 納される。

は、所定のレジスタ(図示せず)に格納された内部書き 込みコマンドを、フラッシュメモリチップ2-0に対し て発行する(書き込み命令)。

【0152】これに応答して、フラッシュメモリチップ 2-0は、所定のレジスタに格納されている上記付加情 報を、転送先指定処理によって指定されたアドレスに書 き込む(フラッシュプログラミング)。すなわち、レジ スタに格納されている付加情報が、内部アドレス#5の 下位18ビット「00000000011110000 OB」により特定されるページ、つまり、フラッシュメ モリチップ2-0の物理ブロック#15の物理ページ# 0に書き込まれる。フラッシュメモリチップ2-0の物 理ブロック#15の物理ページ#0は、仮想ブロック# 682の仮想ページ#0に対応する。

【0153】フラッシュメモリチップ2-0がフラッシ ュプログラミングを実行している間、フラッシュシーケ ンサブロック12は、仮想ブロック#682の仮想ペー ジ#1に対応する内部アドレス#6を生成し、当該内部 アドレスにより示される物理ページに、仮想ページ#0 に書き込んだ情報と同じ情報を書き込む。ここで、仮想 ブロック#682の仮想ページ#1に対応する内部アド レス#6とは、フラッシュメモリチップ2-1内の物理 ブロック#7219の物理ページ#0に対応し、その値 は、「01111000011001100000B」

【0154】このような書き込み動作が、内部アドレス #7、#8を用いて仮想ブロック#682の仮想ページ #2及び仮想ページ#3に対しても行われ、これによ り、仮想ブロック#682の仮想ページ#0~仮想ペー ジ#3の冗長領域26には、いずれも同じ情報が書き込 まれる。ここで、仮想ブロック#682の仮想ページ# 2とは、フラッシュメモリチップ2-2の物理ブロック #3056の物理ページ#0に対応し、仮想ブロック# 682の仮想ページ#3とは、フラッシュメモリチップ 2-3の物理ブロック#4352の物理ページ#0に対 応する。

【0155】このようにして、仮想ブロック#682の 仮想ページ#0~#3に対する一連の書き込み処理が完 了すると、次に、仮想ブロック#682の仮想ページ# 68~#71に対するユーザデータ及び各種冗長データ の書き込みが実行される。

【0156】フラッシュシーケンサブロック12による 仮想ブロック#682の仮想ページ#68~#71に対 する一連の書き込み動作も、図13に示されるタイミン グで実行される。以下、仮想ブロック#682の仮想ペ ージ#68~#71に対する一連の書き込み動作につい て詳細に説明する。

【0157】まず、フラッシュシーケンサブロック12 は、所定のレジスタ(図示せず)に格納された内部アド 【0151】次に、フラッシュシーケンサブロック12 50 レスのうち、上位2ビットが「00B(0)」である内

30 ップ2-0内に備えられたレジスタ(図示せず)に一時

部アドレス#0を選択し、当該内部アドレス#0の上位2ビットに基づいて、フラッシュメモリチップ2-0~2-3のうち、アクセスすべきページが属するフラッシュメモリチップに対応するチップ選択信号を活性化するよう、フラッシュメモリインターフェースブロック10に指示する。この場合、内部アドレス#0の上位2ビットは「00B(0)」であるから、アクセスすべきページが属するフラッシュメモリチップは、フラッシュメモリチップ2-0であり、チップ選択信号#0が活性化される。これにより、フラッシュメモリチップ2-0は、データの書き込みが可能な状態となる。一方、チップ選択信号#1~#3は、非活性状態が保たれる。

【0158】次に、フラッシュシーケンサブロック12は、内部アドレス#0の下位18ビット「000000000001111110001B」を、所定のレジスタ(図示せず)に格納されたデータ転送コマンドとともにバス15に供給するよう、フラッシュメモリインターフェースブロック10に指示する。バス15に供給された内部アドレス#0の下位18ビット及びデータ転送コマンドは、フラッシュメモリチップ2-0~2-3に対し共通に供給されるが、上述のとおり、チップ選択信号#1~#3は非活性状態となっており、チップ選択信号#1~#3は非活性状態となっており、チップ選択信号#1~#3は非活性状態となっているので、バス15に供給された内部アドレス#0の下位18ビット及びデータ転送コマンドは、フラッシュメモリチップ2-0に対してのみ有効となる(転送先指定)。

【0159】これにより、フラッシュメモリチップ2-0は、供給された内部アドレス#0の下位18ビット「00000000111110001B」に対応するページに書き込まれるべきデータの受け付けが許可さ 30れた状態となる。

【0160】次に、バッファ9に格納されている書き込みデータのうち、ホストアドレス#0に対応するデータ及び対応するエラーコレクションコード等の冗長領域26に格納すべき付加情報が、フラッシュシーケンサブロック12により、フラッシュメモリインターフェースブロック10を介して、バス15に供給される。ここで、冗長領域26に格納すべき付加情報のうち、仮想プロックアドレスについては、仮想ページ#0~#3に格納された内容と同じである。バス15に供給されたデータ及びエラーコレクションコード等の付加情報も、やはりフラッシュメモリチップ2-0~2-3に対し共通に供給されるが、上述のとおり、チップ選択信号#0が活性状態となっているため、フラッシュメモリチップ2-0に対してのみ有効となる(データ転送)。

的に格納される。 【0162】次に、フラッシュシーケンサブロック12

【0162】次に、フラッシュシーケンサブロック12は、所定のレジスタ(図示せず)に格納された内部書き込みコマンドを、フラッシュメモリチップ2-0に対して発行する(書き込み命令)。

【0163】これに応答して、フラッシュメモリチップ2-0は、所定のレジスタに格納されているデータ及びエラーコレクションコード等の付加情報を、転送先指定処理によって指定されたアドレスに書き込む(フラッシュプログラミング)。すなわち、レジスタに格納されているデータ及びエラーコレクションコード等の付加情報が、内部アドレス#0の下位18ビット「0000000001111110001B」により特定されるページ、つまり、フラッシュメモリチップ2-0の物理ブロック#15の物理ページ#17に書き込まれる。フラッシュメモリチップ2-0の物理ブロック#15の物理ページ#682の仮想ページ#68に対応する。

【0164】フラッシュメモリチップ2-0がフラッシ ュプログラミングを実行している間、フラッシュシーケ ンサブロック12は、所定のレジスタ(図示せず)に格 納された内部アドレスのうち、上位2ビットが「01B (0)」である内部アドレス#1を選択し、当該内部ア ドレス#1の上位2ビットに基づいて、チップ選択信号 #1を活性化させる。これにより、フラッシュメモリチ ップ2-1は、データの書き込みが可能な状態となる。 【0165】次に、フラッシュシーケンサブロック12 は、内部アドレス#1の下位18ビット「111000 011001110001B」を、所定のレジスタ(図 示せず) に格納されたデータ転送コマンドとともにバス 15に供給するよう、フラッシュメモリインターフェー スブロック10に指示する。この場合、上述のとおり、 チップ選択信号#1が活性状態となっているので、バス 15に供給された内部アドレス#1の下位18ビット及 びデータ転送コマンドは、フラッシュメモリチップ2-1に対してのみ有効となる(転送先指定)。

【0166】その後、上述のとおり、フラッシュメモリチップ2-1に対してデータ転送、及び書き込み命令の発行が行われ、ホストアドレス#1に対応するデータ及び対応するエラーコレクションコード等の付加情報が、内部アドレス#1により特定されるページに書き込まれる。この場合、内部アドレス#1の下位18ビットは「11100011001110001B」であるから、ホストアドレス#1に対応するデータ及び対応するエラーコレクションコード等の付加情報は、フラッシュメモリチップ2ー1の物理プロック#7219の物理ページ#17に書き込まれる。フラッシュメモリチップ2ー1の物理プロック#7219の物理ページ#17は、仮想ブロック#682の仮想ページ#69に対応する。

【0167】このようなデータ書き込み動作が、内部ア ドレス#2及び#3に対しても実行され、これにより、 ホストアドレス#2及び#3に対応するデータ及び対応 するエラーコレクションコード等の付加情報も、それぞ れ内部アドレス#2及び#3により特定されるページへ 書き込まれる。この場合、内部アドレス#2の下位18 ビットは「010111111000010001B」 であるから、ホストアドレス#2に対応するデータ及び 対応するエラーコレクションコード等の付加情報は、フ ラッシュメモリチップ2-2の物理ブロック#3056 の物理ページ#17に書き込まれる。同様に、内部アド レス#3の下位18ビットは「1000100000 0010001B」であるから、ホストアドレス#3に 対応するデータ及び対応するエラーコレクションコード 等の付加情報は、フラッシュメモリチップ2-3の物理 ブロック#4352の物理ページ#17に書き込まれ る。

【0168】ここで、フラッシュメモリチップ2-2の 物理ブロック#3056の物理ページ#17は、仮想ブ ロック#682の仮想ページ#70に対応し、フラッシ 20 ュメモリチップ2-3の物理ブロック#4352の物理 ページ#17は、仮想ブロック#682の仮想ページ# 71に対応する。

【0169】また、マイクロプロセッサ6は、上述のデ ータ書き込みによって、消去済みブロックキュー32の キューセット#0に格納された物理ブロックアドレス が、消去済みブロックの物理ブロックアドレスではなく なったことに応答して、新たな消去済みブロックを冗長 ブロックの中から選択し、選択された消去済みブロック の物理ブロックアドレスを新たにキュー#0-0~#0 30 明するための図である。 - 3 に格納する。

【0170】このようにして、フラッシュシーケンサブ ロック12による一連の書き込み動作が完了する。

【0171】かかる一連の書き込み動作においては、連 続するホストアドレス#0~#3に対応するデータが、 それぞれ異なるフラッシュメモリチップ2-0~2-3 に属する異なる物理ブロック内に書き込まれた点が重要 である。これら4つの物理ブロックは、上述のとおり一 つの仮想ブロック#682を構成し、連続するホストア ドレス#0~#3に対応するデータは、当該仮想ブロッ 40 ク#682内の連続する仮想ページ#68~#71に書 き込まれたことになる。

【0172】また、上記の例では、各物理ブロックの先 頭ページである仮想ページ#0~#3以外のページ(仮 想ページ#68~#71)にも、仮想ブロックアドレス を書き込んでいるが、これを省略しても構わない。

【0173】書き込み動作2(空きブロックにデータを 書き込む場合(ホストアドレスが縦書き仮想ブロックに 対応する場合))

空きブロックにデータを書き込む場合、すなわち新規デ 50

ータの書き込み動作においてホストアドレスが縦書き仮 想ブロックに対応する場合には、部分的な仮想ブロック の生成、仮想ページ#0~#3のうち仮想ブロックが生 成された部分に対する冗長データの書き込み、生成され た部分的な仮想ブロックの所定の仮想ページに対するユ ーザデータの書き込みが実行される。

【0174】ここでは、ホストコンピュータ5より、バ

ス14、コネクタ4及びバス13を介して、外部コマン ドの一種である外部書き込みコマンドと、対応する仮想 ブロックにデータが割り当てられていない連続した複数 のホストアドレス、例えば「000000000000 10110000BJ~ [0000000000001 0110011B」と、これら各アドレスに書き込むべ きデータとがフラッシュメモリシステム1に供給された 場合を例に説明する。本例においても、これら連続する ホストアドレスを、ホストアドレス#0~#3と呼ぶ。 【0175】まず、ホストアドレス#0~#3、これら に対応する書き込みデータ及び外部書き込みコマンドが コントローラ3に供給されると、上述したように、かか るホストアドレスが有効なアドレスであるか否かが、ホ ストインターフェースブロック7によって判定されると ともに、ECCブロック11によって、これら書き込み に対応するエラーコレクションコードが生成される。そ の結果、ホストアドレスが有効なアドレスであると判断 されれば、アドレス変換テーブル31を用いて内部アド

【0176】図14は、アクセス対象である仮想ブロッ クが縦書き仮想ブロックである場合におけるアドレス変 換テーブル31を用いた内部アドレスへの変換方法を説

レスに変換される。

【0177】図14に示されるように、本例では、ホス トアドレス#0~#3の上位13ビット(A)が「00 00000000001B(1)」であり、ホストアド レス#0~#3の上位14ビット目及び上位15ビット 目からなる2ビット(D)が「01B(1)」であるか ら、選択されるセル及びフラグは、仮想ブロック表示領 域#1内のセル#1-1及びフラグ#1-1となる。こ のとき、アクセス対象である仮想ブロックが縦書き仮想 ブロックであると判断される。

【0178】アクセス対象である仮想ブロックが縦書き 仮想ブロックであると判断されると、次に、マイクロプ ロセッサ6による制御のもと、SRAMワークエリア8 に格納されているアドレス変換テーブル31から、セル #1-1及びフラグ#1-1の内容が読み出される。こ こでは、新規データの書き込み動作、すなわち対応する 仮想ブロックに現在データが割り当てられていないホス トアドレスに対して新しくデータを割り当てる動作であ るので、フラグ#1-1は「0 (無効)」を示している はずである。

【0179】次に、マイクロプロセッサ6による制御の

もと、ホストアドレスの上位14ビット目及び15ビッ ト目からなる2ビット(D)である「O1B(1)」に 基づいて、消去済みブロックキュー32を構成するキュ ー#0-1~#5-1のいずれか、例えば、キュー#0 - 1 が選択されその内容が読み出される。図14に示さ れるように、本例では、選択されたキュー#0-1の内 容が「0101010101010B(2730)」で あるものとする。

33

【0180】キュー#0-1に格納された内容が読み出 されると、これが仮想ブロック表示領域#1のセル#1 -1に格納され、対応するフラグ#1-1が「1(有 効) 」に書き換えられる。これにより、部分的な仮想ブ ロックの生成が完了する。

【0181】そして、図14に示されるように、マイク ロプロセッサ6による制御のもと、ホストアドレス#0 ~#3の上位14ビット目及び上位15ビット目からな る2ビット(D)、対応するキューの内容及びホストア ドレス#0~#3の下位5ビット(E)がこの順に結合 される。結合されたアドレスは、それぞれ内部アドレス #0~#3となる。この場合、ホストアドレス#0~# 3の上位14ビット目及び上位15ビット目からなる2 ビット(D)はいずれも「OIB」であり、読み出され たセルの内容は「0101010101010B」であ り、ホストアドレス#0~#3の下位5ビット(E)は それぞれ「10000B」~「10011B」であるこ とから、得られる4つの内部アドレス#0~#3の値 は、図14に示される値となる。

【0182】これにより、ホストアドレス#0~#3か ら内部アドレス#0~#3への変換が完了する。上述の とおり、内部アドレスの上位2ビットは、アクセスすべ 30 きフラッシュメモリチップの番号を示し、内部アドレス の上位3ビット目~上位15ビット目は、アクセスすべ き物理ブロックアドレスを示し、内部アドレスの下位5 ビットは、アクセスすべき物理ページを示している。し たがって、内部アドレス#0によって特定される物理ペ ージは、フラッシュメモリチップ2-1の物理ブロック #2730の物理ページ#16となり、内部アドレス# 1によって特定される物理ページは、同物理ブロックの 物理ページ#17となり、内部アドレス#2によって特 定される物理ページは、同物理ブロックの物理ページ# 40 18となり、内部アドレス#3によって特定される物理 ページは、同物理ブロックの物理ページ#19となる。

【0183】さらに、ホストインターフェースブロック 7が有するタスクファイルレジスタ (図示せず) に外部 書き込みコマンドが格納されていることに応答して、マ イクロプロセッサ6による制御のもと、フラッシュシー ケンサブロック12が有するレジスタ(図示せず)に対 する設定がなされる。かかる設定は、次のように行われ る。

もと、内部コマンドの一種であるデータ転送コマンド及 び内部書き込みコマンドがフラッシュシーケンサブロッ ク12内の所定のレジスタ(図示せず)に設定される。 さらに、マイクロプロセッサ6による制御のもと、上記 生成された4つの内部アドレス#0~#3がフラッシュ シーケンサブロック12内の所定のレジスタ(図示せ ず)に設定される。

【0185】このようにしてフラッシュシーケンサブロ ック12に含まれる各種レジスタ(図示せず)に対する 設定が完了すると、フラッシュシーケンサブロック12 による一連の書き込み動作が実行される。本例において は、フラッシュシーケンサブロック12による一連の書 き込み動作は、仮想ブロック#1の仮想ページ#1に対 する各種冗長データの書き込み、並びに、仮想ブロック #1の仮想ページ#65、#69、#73、#77に対 するユーザデータ及び各種冗長データの書き込みの順に 実行される。ここで、仮想ブロック#1の仮想ページ# 1、#65、#69、#73、#77は、いずれもフラ ッシュメモリチップ2-1の物理ブロック#2730に 20 属し、それぞれ同物理ブロックの物理ページ#0、#1 6、#17、#18、#19に対応する。

【0186】図15は、フラッシュシーケンサブロック 12による仮想ブロック#1の仮想ページ#0、#6 5、#69、#73、#77に対する一連の書き込み動 作を概略的に示すタイミング図である。

【0187】まず、フラッシュシーケンサブロック12 は、仮想ブロック#1の仮想ページ#0に対応する内部 アドレス#5を生成する。上述のとおり、仮想ブロック #1の仮想ページ#1に対応する内部アドレス#5と は、フラッシュメモリチップ2-1内の物理ブロック# 2730の物理ページ#0に対応し、その値は、「01 010101010101000000BI である。 【0188】次に、このようにして生成された内部アド

レス#5の上位2ビットに基づいて、フラッシュメモリ チップ2-0~2-3のうち、アクセスすべきページが 属するフラッシュメモリチップに対応するチップ選択信 号を活性化するよう、フラッシュメモリインターフェー スブロック10に指示する。この場合、内部アドレス# 5の上位2ビットは「01B(1)」であるから、チッ プ選択信号#1が活性化される。これにより、フラッシ ュメモリチップ2-1は、データの書き込みが可能な状 態となる。一方、チップ選択信号#0、#2、#3は、 非活性状態が保たれる。

【0189】次に、フラッシュシーケンサブロック12 は、上記内部アドレス#5の下位18ビット「0101 01010101000000 B」を、所定のレジスタ (図示せず) に格納されたデータ転送コマンドとともに バス15に供給するよう、フラッシュメモリインターフ ェースブロック10に指示する。バス15に供給された 【0184】まず、マイクロプロセッサ6による制御の 50 内部アドレス#5の下位18ビット及びデータ転送コマ ンドは、フラッシュメモリチップ2-0~2-3に対し 共通に供給されるが、上述のとおり、チップ選択信号# 1が活性状態となっているので、バス15に供給された 内部アドレス#5の下位18ビット及びデータ転送コマ ンドは、フラッシュメモリチップ2-1に対してのみ有 効となる(転送先指定)。

【0190】これにより、フラッシュメモリチップ2-1は、供給された内部アドレス#5の下位18ビット 「0101010101010100000B」に対応す るページに書き込まれるべきデータの受け付けが許可さ れた状態となる。

【0191】次に、仮想ブロック#1の仮想ページ#0 に書き込むべきデータが、フラッシュシーケンサブロッ ク12により、フラッシュメモリインターフェースブロ ック10を介して、バス15に供給される。ここで、仮 想ブロック#1の仮想ページ#1とは、フラッシュメモ リチップ2-1内の物理ブロック#2730の物理ペー ジ#0に対応し、ここに書き込むべきデータとは、仮想 ブロックアドレス及びその他の付加情報であり、これら はいずれも冗長領域26に書き込まれるデータである。 この場合、仮想ブロックアドレスは「00000000 00001B(1)」である。フラッシュメモリチップ 2-1内の物理ブロック#2730の物理ページ#0の その他の部分、すなわち、ユーザ領域25の全部分、冗 長領域26のうちエラーコレクションコード格納領域2 7等には何らのデータも書き込まれない。

【0192】バス15に供給された仮想ブロックアドレ ス及び冗長領域26に格納されるその他の付加情報も、 やはりフラッシュメモリチップ2-0~2-3に対し共 通に供給されるが、上述のとおり、チップ選択信号#1 が活性状態となっているため、フラッシュメモリチップ 2-1に対してのみ有効となる(データ転送)。

【0193】このようにして、書き込みデータの受け付 けが許可された状態にあるフラッシュメモリチップ2ー 1に対して仮想ブロックアドレス等の付加情報が転送さ れると、かかる付加情報は、フラッシュメモリチップ2 - 1内に備えられたレジスタ(図示せず)に一時的に格 納される。

【0194】次に、フラッシュシーケンサブロック12 は、所定のレジスタ(図示せず)に格納された内部書き 40 込みコマンドを、フラッシュメモリチップ2-1に対し て発行する(書き込み命令)。

【0195】これに応答して、フラッシュメモリチップ 2-1は、所定のレジスタに格納されている上記付加情 報を、転送先指定処理によって指定されたアドレスに書 き込む(フラッシュプログラミング)。すなわち、レジ スタに格納されている付加情報が、内部アドレス#5の 下位18ビット「01010101010100000 OB」により特定されるページ、つまり、フラッシュメ モリチップ2-1の物理ブロック#2730の物理ペー 50 る必要があり、既に何らかのデータが書き込まれている

ジ#0に書き込まれる。

【0196】かかるフラッシュプログラミングを実行し ている間、フラッシュメモリチップ2-1はビジー状態 となり、次の書き込み動作を行うことはできない。

【0197】そして、フラッシュプログラミングが完了 し、ビジー状態が解除されると、次に、仮想ブロック# 1の仮想ページ#65、#69、#73、#77に対す るユーザデータ及び各種冗長データの書き込みが実行さ れる。これら書き込み動作は、書き込まれるデータに対 応するユーザデータ及びエラーコレクションコードが含 まれる他は、仮想ブロック#1の仮想ページ#1に対す る書き込み動作と同様であり、フラッシュメモリチップ 2-1のビジー状態が解除されるのを待って、対応する データの書き込みが次々と行われる。

【0198】 このようにして、フラッシュシーケンサブ ロック12による一連の書き込み動作が完了する。

【0199】また、マイクロプロセッサ6は、上述のデ ータ書き込みによって、消去済みブロックキュー32の +ュー#0-1に格納された物理ブロックアドレスが、 消去済みブロックの物理ブロックアドレスではなくなっ たことに応答して、新たな消去済みブロックを冗長ブロ ックの中から選択し、選択された消去済みブロックの物 理ブロックアドレスを新たにキュー#0-1に格納す る。

【0200】このように、書き込み動作2においては、 上述した書き込み動作1とは異なり、連続するホストア ドレス#0~#3に対応するデータが、互いに同じ物理 ブロック内に書き込まれることになる。

【0201】また、上記の例においても、当該物理ブロ ックの先頭ページ(物理ページ#0)以外のページ(物 理ページ#16~#19)にも、仮想ブロックアドレス を書き込んでいるが、これを省略しても構わない。

【0202】<u>書き込み動作3(仮想ブロックにデータを</u> 上書きする場合(ホストアドレスが横書き仮想ブロック に対応する場合))

すでにデータの格納されている仮想ブロック(使用済み ブロック)にデータを追加して書き込む場合、「ブロッ ク間転送」が行われる。

【0203】ここで、ブロック間転送について説明す

【0204】上述のとおり、フラッシュメモリチップ2 -0~2-3を構成するフラッシュメモリセル16は、 これをメモリセル単位にて消去状態から書込状態へ変化 させることはできる一方、これを書込状態から消去状態 へ変化させることは、メモリセル単位で行うことができ ず、ブロック単位でしか行うことができない。このた め、ある物理ページにデータを書き込む際には、その物 理ページのユーザ領域25及び冗長領域26を構成する 全てのフラッシュメモリセル16が消去状態となってい

物理ページ、すなわち、その物理ページのユーザ領域25を構成するフラッシュメモリセル16が一つでも書込状態となっているページに、これと異なるデータを直接上書きすることはできない。したがって、既にデータの書き込まれた物理ページに対し、これと異なる新しいデータを書き込むためには、一旦、この物理ページが属する物理ブロックを構成するフラッシュメモリセル16を全て消去状態とし、その後に新しいデータを書き込むという処理が必要となる。

【0205】したがって、ある物理ページに格納された 10 古いデータに新しいデータを上書きしようとする場合、この物理ページが属する物理ブロックに含まれる他の物理ページに格納されたデータが消失するのを防ぐためには、当該他の物理ページに格納されたデータを、他の物理ブロックに移動させるという処理が必要となるのである。

【0206】このような上書き処理に伴うデータの移動が「ブロック間転送」と呼ばれる。尚、本明細書においては、転送元の物理ブロックの物理ブロックアドレスを「転送元ブロックアドレス」、転送先の物理ブロックの20物理ブロックアドレスを「転送先ブロックアドレス」と呼ぶ。

【0207】以下、アクセス対象である仮想ブロックが 横書き仮想ブロックである場合におけるデータの上書き 動作について説明する。

【0209】まず、ホストアドレス#0~#3及び外部 40 書き込みコマンドがコントローラ3に供給されると、これらホストアドレス#0~#3及び外部書き込みコマンドは、ホストインターフェースブロック7が有するタスクファイルレジスタ(図示せず)に一時的に格納される。さらに、ホストアドレス#0~#3にそれぞれ対応する書き込みデータがコントローラ3に供給されると、マイクロプロセッサ6による制御のもと、これらデータがECCブロック11に送出される。これらデータの供給を受けたECCブロック11は、これらデータを解析してエラーコレクションコードを生成し、これを一時的 50

に保持する。

【0210】次に、アドレス変換テーブル31を用いた 転送元ブロックアドレス及び転送先ブロックアドレスの 生成が行われる。

【0211】図16は、転送元ブロックアドレス及び転送先ブロックアドレスの生成方法を説明するための図である。

【0212】図16に示されるように、本例では、ホストアドレス#0~#3の上位13ビット(A)が「0001010101010B」であるから、選択される仮想ブロックは仮想ブロック#682である。このとき、アクセス対象である仮想ブロックが横書き仮想ブロックであると判断される。

【0214】セル#682-0~#682-3に格納された内容が読み出されると、マイクロプロセッサ6による制御のもと、これを用いて転送元ブロックアドレスが

生成される。

【0215】転送元ブロックアドレスは、マイクロプロセッサ6による制御のもと、ホストアドレス#0~#3 それぞれの下位2ビット(C)及び読み出されたセルの内容がこの順に結合されて生成される。この場合、ホストアドレス#0~#3の下位2ビット(C)はそれぞれ「00B」~「11B」であり、読み出されたセルの内容は「0000000001111B」、「1110001100110011B」、「01011111110000B」、「10001000000000B」であることから、得られる4つの転送元ブロックアドレス#0~#3の値は、図16に示される値となる。

【0216】これにより、転送元ブロックアドレス#0~#3の生成が完了する。

【0217】次に、マイクロプロセッサ6による制御のもと、消去済みブロックキュー32を構成するキューセット#0~#5のいずれか、例えば、キューセット#1が選択され、かかるキューセット#1を構成する各キュー#1-0~#1-3に格納された内容が読み出される。上述のとおり、各キューに格納されているのは、消

去済みブロックの物理ブロックアドレスである。本例で は、これらキュー#1-0~#1-3の内容がそれぞれ [0010000010000B], [1000000 100000BJ, [0111101000000 B」、「0010110000000B」であるものと する。

【0218】キュー#1-0~#1-3に格納された内 容が読み出されると、マイクロプロセッサ6による制御 のもと、これらがアドレス変換テーブル31の仮想ブロ ック表示領域#682を構成するセル#682-0~# 682-3に上書きされるとともに、これらを用いて転 送先ブロックアドレスが生成される。

【0219】転送先ブロックアドレスは、マイクロプロ セッサ6による制御のもと、ホストアドレス#0~#3 それぞれの下位2ビット(C)及び読み出されたキュー の内容がこの順に結合されて生成される。この場合、ホ ストアドレス#0~#3の下位2ビット(C)はそれぞ れ「00B」~「11B」であり、読み出されたキュー の内容は「001000001000B」、「100 0.000100000B], [0.1111010000] 20 00BL、「0010110000000B」であるこ とから、得られる4つの転送先ブロックアドレス#0~ #3の値は、図19に示される値となる。

【0220】これにより、転送先ブロックアドレス#0 ~#3の生成が完了する。

【0221】以上の処理が完了すると、次に、マイクロ プロセッサ6による制御のもと、フラッシュシーケンサ ブロック12が有するレジスタ(図示せず)に対する設 定がなされる。かかる設定は、次のように行われる。

【0222】まず、マイクロプロセッサ6による制御の 30 もと、データ転送コマンド、内部書き込みコマンド及び 内部読み出しコマンドがフラッシュシーケンサブロック 12内の所定のレジスタ(図示せず)に設定される。さ らに、マイクロプロセッサ6による制御のもと、上記生 成された転送元ブロックアドレス#0~#3及び転送先 ブロックアドレス#0~#3がフラッシュシーケンサブ ロック12内の所定のレジスタ(図示せず)に設定され

【0223】このようにしてフラッシュシーケンサブロ 設定が完了すると、フラッシュシーケンサブロック12 による一連の書き込み動作が実行される。フラッシュシ ーケンサブロック 1 2 による一連の書き込み動作は、次 の通りである。

【0224】まず、フラッシュシーケンサブロック12 は、所定のレジスタに格納された転送元ブロックアドレ ス#0に「00000B(0)」を付加して20ビット の転送元内部アドレスを生成する。この場合、転送元内 部アドレスは、「0000000000111100 000B」となる。次に、フラッシュシーケンサブロッ 50 ページ#1であり、フラッシュメモリチップ2-2の物

ク12は、生成された転送元内部アドレスの上位2ビッ トに基づき、フラッシュメモリチップ2-0~2-3の うち、アクセスすべきページが属するフラッシュメモリ チップに対応するチップ選択信号を活性化するよう、フ ラッシュメモリインターフェースブロック10に指示す る。この場合、生成された転送元内部アドレスの上位2 ビットは「00B(0)」であるから、アクセスすべき ページが属するフラッシュメモリチップは、フラッシュ メモリチップ2-0であり、チップ選択信号#0が活性 化される。これにより、フラッシュメモリチップ2-0 は、データの読み出しが可能な状態となる。一方、チッ プ選択信号#1~#3は、非活性状態が保たれる。

【0225】次に、フラッシュシーケンサブロック12 は、転送元内部アドレスの下位18ビット「00000 0000111100000B」を、所定のレジスタに 格納された内部読み出しコマンドとともにバス15に供 給するよう、フラッシュメモリインターフェースブロッ ク10に指示する。

【0226】これにより、フラッシュメモリチップ2-0は、供給された転送元内部アドレスの下位18ビット 「0000000000111100000B」に格納さ れたデータの読み出しを実行する。すなわち、フラッシ ュメモリチップ2-0は、物理ブロック#15の物理ペ ージ#0に格納されたデータの読み出しを実行する。 尚、フラッシュメモリチップ2-0の物理ブロック#1 5の物理ページ#0は、仮想ブロック#682の仮想ペ ージ#0に対応する。

【0227】このようにしてフラッシュメモリチップ2 -0から読み出されたデータは、バス15を介してフラ ッシュメモリインターフェースブロック10に供給され る。フラッシュメモリインターフェースブロック10が ユーザデータを受け取ると、これがバッファ9に一時的 に格納されるとともに、ECCブロック11に送出さ れ、新たにエラーコレクションコードの生成が行われ る。ECCブロック11にて新たに生成されたエラーコ レクションコードは、ECCブロック11内に一時的に 保持される。

【0228】このような読み出し動作が、転送元ブロッ クアドレス#1~#3に「0000B(0)」が付加 ック12に含まれる各種レジスタ(図示せず)に対する 40 されることによって、フラッシュメモリチップ2-1~ 2-3に対しても実行され、その結果、フラッシュメモ リチップ2-1に属する物理ブロック#7219の物理 ページ#0に格納されたデータ、フラッシュメモリチッ プ2-2に属する物理ブロック#3056の物理ページ #0に格納されたデータ、及びフラッシュメモリチップ 2-3に属する物理ブロック#4352の物理ページ# 0 に格納されたデータも読み出されることになる。尚、 仮想ブロック上においては、フラッシュメモリチップ2 -1の物理ブロック#7219の物理ページ#0は仮想

理ブロック#3056の物理ページ#0は仮想ページ# 2であり、フラッシュメモリチップ2-3の物理ブロッ ク#4352の物理ページ#0は仮想ページ#3に対応 する。すなわち、以上の処理によって、仮想ブロック# 682の仮想ページ#0~#3に格納されているデータ が読み出されたことになる。

【0229】次に、バッファ9に一時的に格納されたデ ータの書き込み動作が行われる。かかる書き込み動作 は、図13に示したタイミングで行われる。

【0230】まず、フラッシュシーケンサブロック12 は、所定のレジスタに格納された転送先ブロックアドレ ス#0に「00000B(0)」を付加して20ビット の転送先内部アドレスを生成する。この場合、転送先内 部アドレスは、「0000100001000000 000B」となる。

【0231】次に、フラッシュシーケンサブロック12 は、生成された転送先内部アドレスの上位2ビットに基 づき、フラッシュメモリチップ2-0~2-3のうち、 アクセスすべきページが属するフラッシュメモリチップ に対応するチップ選択信号を活性化するよう、フラッシ ュメモリインターフェースブロック10に指示する。こ の場合、転送先内部アドレスの上位2ビットは「00B (0) | であるから、アクセスすべきページが属するフ ラッシュメモリチップは、フラッシュメモリチップ2-0であり、チップ選択信号#0が活性化される。これに より、フラッシュメモリチップ2-0は、データの書き 込みが可能な状態となる。

【0232】次に、フラッシュシーケンサブロック12 は、転送先内部アドレスの下位18ビットを、所定のレ ジスタ(図示せず)に格納されたデータ転送コマンドと ともにバス15に供給するよう、フラッシュメモリイン ターフェースブロック10に指示する。バス15に供給 された書き込みアドレス及びデータ転送コマンドは、フ ラッシュメモリチップ2-0~2-3に対し共通に供給 されるが、上述のとおり、チップ選択信号#0は活性状 熊となっており、チップ選択信号#1~#3は非活性状 態となっているので、バス15に供給された転送先内部 アドレス及びデータ転送コマンドは、フラッシュメモリ チップ2-0に対してのみ有効となる(転送先指定)。

【0233】次に、バッファ9に格納されているデータ 40 のうち、フラッシュメモリチップ2-0から読み出した データ及び対応するエラーコレクションコード等の冗長 領域26に格納すべき付加情報が、フラッシュシーケン サブロック12により、フラッシュメモリインターフェ ースブロック10を介して、バス15に供給される。バ ス15に供給されたデータ及びエラーコレクションコー ド等の付加情報も、やはりフラッシュメモリチップ2ー 0~2-3に対し共通に供給されるが、上述のとおり、 チップ選択信号#0が活性状態となっているため、フラ

ータ転送)。フラッシュメモリチップ2-0に転送され たデータ及びエラーコレクションコード等の付加情報 は、フラッシュメモリチップ2-0内に備えられたレジ スタ(図示せず)に一時的に格納される。

【0234】次に、フラッシュシーケンサブロック12 は、所定のレジスタ(図示せず)に格納された内部書き 込みコマンドを、フラッシュメモリチップ2-0に対し て発行する(書き込み命令)。

【0235】これに応答して、フラッシュメモリチップ 2-0は、所定のレジスタに格納されているデータ及び エラーコレクションコード等の付加情報を、転送先指定 処理によって指定されたアドレスに書き込む(フラッシ ュプログラミング)。すなわち、レジスタに格納されて いるデータ及びエラーコレクションコード等の付加情報 が、転送先内部アドレスの下位18ビット「00100 0001000000000日」により特定されるペー ジ、つまり、フラッシュメモリチップ2-0の物理ブロ ック#1040の物理ページ#0に書き込まれる。フラ ッシュメモリチップ2-0の物理ブロック#1040の 物理ページ#0は、仮想ブロック#682の仮想ページ #0に対応する。

【0236】フラッシュメモリチップ2-0がフラッシ ュプログラミングを実行している間、フラッシュシーケ ンサブロック12は、所定のレジスタに格納された転送 先ブロックアドレス#1に「00000B(0)」を付 加して20ビットの新たな転送先内部アドレスを生成す る。この場合、転送先内部アドレスは、「011000 ラッシュシーケンサブロック12は、新たな転送先内部 アドレスの上位2ビットに基づいて、チップ選択信号# 1を活性化させる。これにより、フラッシュメモリチッ プ2-1は、データの書き込みが可能な状態となる。

【0237】次に、フラッシュシーケンサブロック12 は、新たな転送先内部アドレスの下位18ビット「10 000001000000000B」を、所定のレジ スタ (図示せず) に格納されたデータ転送コマンドとと もにバス15に供給するよう、フラッシュメモリインタ ーフェースブロック10に指示する。この場合、上述の とおり、チップ選択信号#1が活性状態となっているの で、バス15に供給された内部アドレス#1の下位18 ビット及びデータ転送コマンドは、フラッシュメモリチ ップ2-1に対してのみ有効となる(転送先指定)。

【0238】次に、バッファ9に格納されているデータ のうち、フラッシュメモリチップ2-1から読み出した データ及び対応するエラーコレクションコード等の冗長 領域26に格納すべき付加情報が、上述と同様にしてフ ラッシュメモリチップ2-1に対して転送され、その 後、書き込み命令の発行が行われる。これにより、フラ ッシュメモリチップ2-1はフラッシュプログラミング ッシュメモリチップ2-0に対してのみ有効となる(デ 50 を行い、レジスタに格納されているデータ及びエラーコ

レクションコード等の付加情報が、転送先内部アドレス の下位18ビット「1000000100000000 00日」により特定されるページ、つまり、フラッシュ メモリチップ2-1の物理ブロック#4128の物理ペ ージ#0に書き込まれる。フラッシュメモリチップ2-1の物理ブロック#4128の物理ページ#0は、仮想 ブロック#682の仮想ページ#1に対応する。

【0239】このような、書き込み処理が、転送先ブロ ックアドレス#2及び#3に「00000B(0)」が 付加されることによって、フラッシュメモリチップ2ー 2及び2-3に対しても実行され、これにより、フラッ シュメモリチップ2-2から読み出したデータ及び対応 するエラーコレクションコード等の冗長領域26に格納 すべき付加情報が、フラッシュメモリチップ2-2の物 理ブロック#3904の物理ページ#0に書き込まれ、 フラッシュメモリチップ2-3から読み出したデータ及 び対応するエラーコレクションコード等の冗長領域26 に格納すべき付加情報が、フラッシュメモリチップ2-3の物理ブロック#1408の物理ページ#0に書き込 まれる。フラッシュメモリチップ2-2の物理ブロック #3904の物理ページ#0は、仮想ブロック#682 の仮想ページ#2に対応し、フラッシュメモリチップ2 - 3の物理ブロック#1408の物理ページ#0は、仮 想ブロック#682の仮想ページ#3に対応する。

【0240】これにより、転送元の仮想ブロックの仮想 ページ#0~#3に格納されているデータが、転送先の 仮想ブロックの仮想ページ#0~#3に書き込まれたこ とになる。すなわち、転送元の仮想ブロックの仮想ペー ジ#0~#3から転送先の仮想ブロックの仮想ページ# 0~#3へのデータの転送が行われたことになる。

【0241】このようなデータの転送動作は、転送元ブ ロックアドレス及び転送先ブロックアドレスに付加する 5ビットの値をインクリメントすることによって、次々 と行われる。すなわち、転送元ブロックアドレス及び転 送先ブロックアドレスに付加される5ビットの値が「0 0001(1)」であれば、転送元の仮想ブロックの仮 想ページ#4~#7から転送先の仮想ブロックの仮想ペ ージ#4~#7へのデータの転送が行われ、「0001 0(2)」であれば、転送元の仮想ブロックの仮想ペー ジ#8~#11から転送先の仮想ブロックの仮想ページ 40 #8~#11へのデータの転送が行われることになる。 【0242】このような転送動作は、付加される5ビッ トの値が、ホストアドレスの上位14ビット目~上位1 8ビット目からなる5ビット(B)である「10000 B (16)」に一致するまで連続的に行われる。すなわ ち、付加される5ビットがインクリメントされた結果、 これが「10000B(16)」となり、ホストアドレ スの上位14ビット目~上位18ビット目からなる5ビ ット(B)に一致すると、一旦、上述した転送動作が中

ジ#0~#63から転送先の仮想ブロックの仮想ページ #0~#63へのデータの転送が完了した時点で、付加 される5ビットの値が、ホストアドレスの上位14ビッ ト目~上位18ビット目からなる5ビット(B)に一致 することになる。

【0243】付加される5ビットがホストアドレスの上 位14ビット目~上位18ビット目からなる5ビット (B) に一致すると、フラッシュシーケンサブロック1 2は、かかる5ビット「10000B(16)」を用い たデータの読み出しを行わず、これを転送先ブロックア ドレス#0~#3にそれぞれ付加して、新たな転送先内 部アドレスを生成する。例えば、転送先ブロックアドレ ス#0に「10000B(16)」が付加されて生成さ れた転送先内部アドレスは、「0000100001 000010000B | である。

【0244】次に、フラッシュシーケンサブロック12 は、生成された転送先内部アドレスの上位2ビットに基 づいてチップ選択信号#0を活性化しつつ、転送先内部 アドレスの下位18ビットを、データ転送コマンドとと もにバス15に供給するよう、フラッシュメモリインタ ーフェースブロック10に指示する(転送先指定)。

【0245】次に、ホストアドレス#0に対応する書き 込みデータ及び対応するエラーコレクションコード等の 付加情報が、フラッシュシーケンサブロック12によ り、フラッシュメモリインターフェースブロック10を 介して、バス15に供給される。このとき、チップ選択 信号#0が活性状態となっているため、フラッシュメモ リチップ2-0に転送されたデータ及びエラーコレクシ ョンコードは、フラッシュメモリチップ2-0内に備え られたレジスタ(図示せず)に一時的に格納される(デ ータ転送)。

【0246】次に、フラッシュシーケンサブロック12 は、所定のレジスタ(図示せず)に格納された内部書き 込みコマンドを、フラッシュメモリチップ2-0に対し て発行する(書き込み命令)。

【0247】 このようにして、フラッシュメモリチップ 2-0がホストアドレス#0に対応する書き込みデータ 及び対応するエラーコレクションコード等の付加情報を フラッシュプログラミングを実行している間、フラッシ ュシーケンサブロック12は、ホストアドレス#1に対 応する書き込みデータ及び対応するエラーコレクション コード等の付加情報を、フラッシュメモリチップ2-1 に書き込むべく、転送先指定処理、データ転送処理等を 実行する。このように、あるフラッシュメモリチップが フラッシュプログラミングを実行している途中で、これ と異なるフラッシュメモリチップに対して転送先指定処 理、データ転送処理等を実行する点はすでに説明したと おりであり、これによって、ホストアドレス#0に対応 する書き込みデータは、フラッシュメモリチップ2-0 断される。本例では、転送元の仮想ブロックの仮想ペー 50 内の物理ブロック#1040の物理ページ#16に書き

込まれ、ホストアドレス#1に対応する書き込みデータ は、フラッシュメモリチップ2-1内の物理ブロック# 4128の物理ページ#16に書き込まれ、ホストアド レス#2に対応する書き込みデータは、フラッシュメモ リチップ2-2内の物理ブロック#3904の物理ペー ジ#16に書き込まれ、ホストアドレス#3に対応する 書き込みデータは、フラッシュメモリチップ2-3内の 物理ブロック#1408の物理ページ#16に書き込ま れる。

45

【0248】これにより、ホストアドレス#0~#3に 10 対応する書き込みデータが、転送先の仮想ブロックの仮 想ページ#64~#67にそれぞれ書き込まれたことに なる。

【0249】かかるデータの書き込みが完了すると、再 び、転送元ブロックアドレス及び転送先ブロックアドレ スに付加される5ビットがインクリメントされ、新しい 転送元内部アドレス及び転送先内部アドレスを用いたデ ータの転送が再開される。かかる転送動作は、付加され る5ビットが「11111(31)」である場合のデー タ転送が完了するまで連続的に行われる。すなわち、転 20 送元の仮想ブロックの仮想ページ#68~#127から 転送先の仮想ブロックの仮想ページ#68~#127へ のデータの転送が完了するまで行われ、これにより、フ ラッシュシーケンサブロック12による一連のデータ転 送動作が完了する。

【0250】また、マイクロプロセッサ6は、上述のデ ータ書き込みによって、消去済みブロックキュー32の キューセット#1に格納された物理ブロックアドレス が、消去済みブロックの物理ブロックアドレスではなく なったことに応答して、新たな消去済みブロックを冗長 30 ブロックの中から選択し、選択された消去済みブロック の物理ブロックアドレスを新たにキュー#1-0~#1 - 3 に格納する。

【0251】尚、転送元の各物理ブロックは、いずれも ブロック消去され、これによって新たな消去済みブロッ クとなる。かかるブロック消去においても、転送元の各 物理ブロックがそれぞれ異なるフラッシュメモリチップ に属していることから、これらブロックに対するブロッ ク消去動作を並列に実行することができる。

【0252】以上により、一連のブロック間転送動作が 40 完了する。

【0253】このように、アクセス対象である仮想ブロ ックが横書き仮想ブロックである場合においてデータの 上書きが行われると、4つの物理ブロックに対してブロ ック間転送が行われるが、これらブロック間転送が並列 に実行されることから、これらをそれぞれ独立して行う 場合に比べると、一連のブロック間転送動作に要する時 間は大幅に短くなる。

【0254】 <u>書き込み動作4(仮想ブロックにデータを</u> 上書きする場合(ホストアドレスが縦書き仮想ブロック 50

に対応する場合))

上述のとおり、縦書き仮想ブロックは、ホストアドレス の先頭部分を含む領域に対応しており、FAT(ファイ ル・アロケーション・テーブル)等が格納されることが 一般的であるため、縦書き仮想ブロックにおいては、横 **書き仮想ブロックと比べて、小さいセクタ単位(ページ** 単位)で頻繁に書き込みが発生することが多い。このた め、ホストアドレスが縦書き仮想ブロックに対応する場 合におけるデータの上書き動作においては、以下に詳述 するように、1つの物理ブロックについてのみブロック 間転送が行われ、これにより、データの上書きに要する 一連の動作時間の短縮が図られている。

【0255】ここでは、上述した書き込み動作2が完了 した直後の状態において、ホストコンピュータ5より、 バス14、コネクタ4及びバス13を介して、外部コマ ンドの一種である外部書き込みコマンドと、4つのホス トアドレス「000000000001010100 OB」(ホストアドレス#0)、「000000000 00010101001B」(ホストアドレス#1)、 「00000000000001010101010日」(本 ストアドレス#2)、「00000000000010 101011B」(ホストアドレス#3)と、これらホ ストアドレスにそれぞれ書き込むべきデータとがフラッ シュメモリシステム1に供給された場合を例に説明す る。尚、これらホストアドレスは、それぞれ仮想ブロッ ク#1の仮想ページ#33、#37、#41、#45に 対応する。

【0256】まず、ホストアドレス#0~#3及び外部 書き込みコマンドがコントローラ3に供給されると、上 述のとおり、これらホストアドレス#0~#3及び外部 書き込みコマンドは、ホストインターフェースブロック 7が有するタスクファイルレジスタ (図示せず) に一時 的に格納され、さらに、ホストアドレス#0~#3にそ れぞれ対応する書き込みデータがコントローラ3に供給 されると、マイクロプロセッサ6による制御のもと、こ れらデータがECCブロック11に送出される。これら データの供給を受けたECCブロック11は、これらデ ータを解析してエラーコレクションコードを生成し、こ れを一時的に保持する。

【0257】次に、アドレス変換テーブル31を用いた 転送元ブロックアドレス及び転送先ブロックアドレスの 生成が行われる。

【0258】図17は、転送元ブロックアドレス及び転 送先ブロックアドレスの生成方法を説明するための図で ある。

【0259】図17に示されるように、本例では、ホス トアドレス#0~#3の上位13ビット(A)が「00 0000000001 B」であるから、選択される仮 想ブロックは仮想ブロック#1である。このとき、アク セス対象である仮想ブロックが縦書き仮想ブロックであ

ると判断される。

【0260】アクセス対象である仮想ブロックが縦書き仮想ブロックであると判断されると、次に、マイクロプロセッサ6による制御のもと、SRAMワークエリア8に格納されているアドレス変換テーブル31から、セル#1-1及びフラグ#1-1の内容が読み出される。ここで、上記書き込み動作2において、セル#1-1に対応する物理ブロックにはすでにデータが割り当てられているので、、対応するフラグ#1-1は「1」を示しているはずである。また、セル#1-1の内容は、上述の10とおり「010101010108」である。また、仮想ブロック表示領域#1を構成する他のセル#1-0、#1-2、#1-3に対応するフラグ#1-0、#1-2、#1-3は「0」となっている。このため、セル#1-0、#1-2、#1-30内容は無効である。

【0261】セル#1-1に格納された内容が読み出されると、マイクロプロセッサ6による制御のもと、これを用いて転送元ブロックアドレスが生成される。

【0262】転送元ブロックアドレスは、マイクロプロセッサ6による制御のもと、ホストアドレス#0~#3の上位14ビット目及び上位15ビット目からなる2ビット(D)及び読み出されたセルの内容がこの順に結合されて生成される。この場合、ホストアドレス#0~#3の上位14ビット目及び上位15ビット目からなる2ビット(D)は「01B」であり、読み出されたセルの内容は「01010101010B」であることから、得られる転送元ブロックアドレスの値は、図17に示される値となる。

【0263】これにより、転送元ブロックアドレスの生成が完了する。

【0264】次に、マイクロプロセッサ6による制御のもと、消去済みブロックキュー32を構成するキューセット#0~#5のいずれか、例えば、キューセット#1が選択され、ホストアドレス#0~#3の上位14ビット目及び上位15ビット目からなる2ビット(D)に基づいて、キューセット#1を構成するキュー#1-1に格納された内容が読み出される。本例では、キュー#1-1の内容が「101110011011B」であるものとする。

【0265】キュー#1-1に格納された内容が読み出されると、マイクロプロセッサ6による制御のもと、これらがアドレス変換テーブル31の仮想ブロック表示領域#1を構成するセル#1-1に上書きされるとともに、これらを用いて転送先ブロックアドレスが生成される。

【0266】転送先ブロックアドレスは、マイクロプロセッサ6による制御のもと、ホストアドレス#0~#3の上位14ビット目及び上位15ビット目からなる2ビ 50

ット (D) 及び読み出されたキューの内容がこの順に結合されて生成される。この場合、ホストアドレス#0~#3の上位14ビット目及び上位15ビット目からなる2ビット (D) は「01B」であり、読み出されたセルの内容は「1011100110011B」であることから、得られる転送先ブロックアドレスの値は、図17に示される値となる。

【0267】これにより、転送先ブロックアドレスの生成が完了する。

【0268】以上の処理が完了すると、次に、マイクロプロセッサ6による制御のもと、フラッシュシーケンサブロック12が有するレジスタ(図示せず)に対する設定がなされる。かかる設定は、次のように行われる。

【0269】まず、マイクロプロセッサ6による制御のもと、データ転送コマンド、内部書き込みコマンド及び内部読み出しコマンドがフラッシュシーケンサブロック12内の所定のレジスタ(図示せず)に設定される。さらに、マイクロプロセッサ6による制御のもと、上記生成された転送元ブロックアドレス及び転送先ブロックアドレスがフラッシュシーケンサブロック12内の所定のレジスタ(図示せず)に設定される。

【0270】このようにしてフラッシュシーケンサブロック12に含まれる各種レジスタ(図示せず)に対する設定が完了すると、フラッシュシーケンサブロック12による一連の書き込み動作が実行される。フラッシュシーケンサブロック12による一連の書き込み動作は、次の通りである。

【0271】まず、フラッシュシーケンサブロック12 は、所定のレジスタに格納された転送元ブロックアドレ スに「00000B(0)」を付加して20ビットの転 送元内部アドレスを生成する。この場合、転送元内部ア ドレスは、「0101010101010100000 0 B」となる。次に、フラッシュシーケンサブロック1 2は、生成された転送元内部アドレスの上位 2 ビットに 基づき、フラッシュメモリチップ2-0~2-3のう ち、アクセスすべきページが属するフラッシュメモリチ ップに対応するチップ選択信号を活性化するよう、フラ ッシュメモリインターフェースブロック10に指示す る。この場合、生成された転送元内部アドレスの上位2 ビットは「O1B(1)」であるから、アクセスすべき ページが属するフラッシュメモリチップは、フラッシュ メモリチップ2-1であり、チップ選択信号#1が活性 化される。これにより、フラッシュメモリチップ2-1 は、データの読み出しが可能な状態となる。一方、チッ プ選択信号#0、#2、#3は、非活性状態が保たれ

【0272】次に、フラッシュシーケンサブロック12は、転送元内部アドレスの下位18ビット「01010 101010100000B」を、所定のレジスタに格納された内部読み出しコマンドとともにバス15に供 給するよう、フラッシュメモリインターフェースブロック10に指示する。

【0273】 これにより、フラッシュメモリチップ2-1は、供給された転送元内部アドレスの下位18ビット「0101010101000000B」に格納されたデータの読み出しを実行する。すなわち、フラッシュメモリチップ2-1は、物理ブロック#2730の物理ページ#0に格納されたデータの読み出しを実行する。尚、フラッシュメモリチップ2-1の物理ブロック#2730の物理ページ#0は、仮想ブロック#1の仮 10想ページ#1に対応する。

【0274】このようにしてフラッシュメモリチップ2-1から読み出されたデータは、バス15を介してフラッシュメモリインターフェースブロック10に供給される。フラッシュメモリインターフェースブロック10がユーザデータを受け取ると、これがバッファ9に一時的に格納されるとともに、ECCブロック11に送出され、新たにエラーコレクションコードの生成が行われる。ECCブロック11にて新たに生成されたエラーコレクションコードは、ECCブロック11内に一時的に20保持される。

【0275】次に、バッファ9に一時的に格納されたデータの書き込み動作が行われる。

【0276】まず、フラッシュシーケンサブロック12は、所定のレジスタに格納された転送先ブロックアドレスに「00000B(0)」を付加して20ビットの転送先内部アドレスを生成する。この場合、転送先内部アドレスは、「011011100110010000B」となる。

【0277】次に、フラッシュシーケンサブロック12 30 は、生成された転送先内部アドレスの上位2ビットに基づき、フラッシュメモリチップ2-0~2-3のうち、アクセスすべきページが属するフラッシュメモリチップに対応するチップ選択信号を活性化するよう、フラッシュメモリインターフェースブロック10に指示する。この場合、転送先内部アドレスの上位2ビットは「01B(1)」であるから、アクセスすべきページが属するフラッシュメモリチップは、フラッシュメモリチップ2-1であり、チップ選択信号#1が活性化される。これにより、フラッシュメモリチップ2-1は、データの書き 40 込みが可能な状態となる。

【0278】次に、フラッシュシーケンサブロック12は、転送先内部アドレスの下位18ビットを、所定のレジスタ(図示せず)に格納されたデータ転送コマンドとともにバス15に供給するよう、フラッシュメモリインターフェースブロック10に指示する。バス15に供給された書き込みアドレス及びデータ転送コマンドは、フラッシュメモリチップ $2-0\sim2-3$ に対し共通に供給されるが、上述のとおり、チップ選択信号#1は活性状態となっており、チップ選択信号#0、#2、#3は#50

活性状態となっているので、バス15に供給された転送 先内部アドレス及びデータ転送コマンドは、フラッシュ メモリチップ2-1に対してのみ有効となる(転送先指 定)。

【0279】次に、バッファ9に格納されているデータのうち、フラッシュメモリチップ2-1から読み出したデータ及び対応するエラーコレクションコード等の冗長領域26に格納すべき付加情報が、フラッシュシーケンサブロック12により、フラッシュメモリインターフェースブロック10を介して、バス15に供給される。バス15に供給されたデータ及びエラーコレクションコード等の付加情報も、やはりフラッシュメモリチップ2-1に対してのみ有効となる(データ転送)。フラッシュメモリチップ2-1に転送されたデータ及びエラーコレクションコード等の付加情報は、フラッシュメモリチップ2-1内に備えられたレジスタ(図示せず)に一時的に格納される。

【0280】次に、フラッシュシーケンサブロック12は、所定のレジスタ(図示せず)に格納された内部書き込みコマンドを、フラッシュメモリチップ2-1に対して発行する(書き込み命令)。

【0281】これに応答して、フラッシュメモリチップ2-1は、所定のレジスタに格納されているデータ及びエラーコレクションコード等の付加情報を、転送先指定処理によって指定されたアドレスに書き込む(フラッシュプログラミング)。すなわち、レジスタに格納されているデータ及びエラーコレクションコード等の付加情報が、転送先内部アドレスの下位18ビット「101110011001100000B」により特定されるページ、つまり、フラッシュメモリチップ2-1の物理プロック#5939の物理ページ#0に書き込まれる。フラッシュメモリチップ2-1の物理ブロック#5939の物理ページ#0は、仮想ブロック#1の仮想ページ#1に対応する。

【0282】かかるフラッシュプログラミングを実行している間、フラッシュメモリチップ2-1はビジー状態となり、次の動作を行うことはできない。フラッシュプログラミングが完了すると、転送元の物理ブロックの物理ページ#0から転送先の物理ブロックの物理ページ#0へのデータの転送が完了したことになる。

【0283】そして、フラッシュプログラミングが完了し、ビジー状態が解除されると、次に、フラッシュシーケンサブロック12は、所定のレジスタに格納された転送元ブロックアドレスに「00001B(1)」を付加して20ビットの新たな転送元内部アドレスを生成し、これを用いて読み出しを実行するとともに、所定のレジスタに格納された転送先ブロックアドレスに「00001B(1)」を付加して20ビットの新たな転送先内部

アドレスを生成し、これを用いて読み出されたデータの 書き込みを実行する。

【0284】このようなデータの転送動作は、転送元ブ ロックアドレス及び転送先ブロックアドレスに付加する 5ビットの値をインクリメントすることによって、付加 される5ビットの値が、ホストアドレス#0の下位5ビ ット(E)である「01000B(8)」に一致するま で連続的に行われる。本例では、転送元の物理ブロック の物理ページ#0~#7から転送先の物理ブロックの物 理ページ#0~#7へのデータの転送が完了した時点 で、付加される5ビットの値が、ホストアドレス#0の 下位5ビット(E)に一致することになる。

【0285】付加される5ビットがホストアドレス#0 の下位5ビット(E)に一致すると、フラッシュシーケ ンサブロック12は、かかる5ビット「01000B (8) 「を用いたデータの読み出しを行わず、これを転 送先ブロックアドレスに付加して、新たな転送先内部ア ドレスを生成する。これにより、転送先内部アドレス は、「01101110011001101000B」 となる。

【0286】次に、フラッシュシーケンサブロック12 は、生成された転送先内部アドレスの上位2ビットに基 づいてチップ選択信号#1を活性化しつつ、転送先内部 アドレスの下位18ビットを、データ転送コマンドとと もにバス15に供給するよう、フラッシュメモリインタ ーフェースブロック10に指示する(転送先指定)。

【0287】次に、ホストアドレス#0に対応する書き 込みデータ及び対応するエラーコレクションコード等の 付加情報が、フラッシュシーケンサブロック12によ り、フラッシュメモリインターフェースブロック10を 30 介して、バス15に供給される。このとき、チップ選択 信号#1が活性状態となっているため、フラッシュメモ リチップ2-1に転送されたデータ及びエラーコレクシ ョンコードは、フラッシュメモリチップ2-1内に備え られたレジスタ(図示せず)に一時的に格納される(デ ータ転送)。

【0288】次に、フラッシュシーケンサブロック12 は、所定のレジスタ(図示せず)に格納された内部書き 込みコマンドを、フラッシュメモリチップ2-1に対し て発行する(書き込み命令)。

【0289】このようにして、フラッシュメモリチップ 2-1がホストアドレス#0に対応する書き込みデータ 及び対応するエラーコレクションコード等の付加情報の フラッシュプログラミングを完了すると、フラッシュシ ーケンサブロック12は、ホストアドレス#1の下位5 ビット(E)である「01001B(9)」を転送先ブ ロックアドレスに付加して、新たな転送先内部アドレス を生成する。そして、かかる転送先内部アドレスを用い てホストアドレス#1に対応する書き込みデータ等の書 き込みが行われる。このような書き込み動作が、ホスト 50 ち、一連のデータ書き込み動作のうち、フラッシュプロ

アドレス#2、#3に対応する書き込みデータについて も行われる。

52

【0290】以上により、ホストアドレス#0~#3に 対応する書き込みデータが、転送先の物理ブロックの物 理ページ#8~#11にそれぞれ書き込まれたことにな る。

【0291】かかるデータの書き込みが完了すると、再 び、転送元ブロックアドレス及び転送先ブロックアドレ スに付加される5ビットがインクリメントされ、新しい 転送元内部アドレス及び転送先内部アドレスを用いたデ ータの転送が再開される。かかる転送動作は、付加され る5ビットが「11111(31)」である場合のデー タ転送が完了するまで連続的に行われる。すなわち、転 送元の物理ブロックの仮想ページ#12~#31から転 送先の物理ブロックの物理ページ#12~#31へのデ ータの転送が完了するまで行われ、これにより、フラッ シュシーケンサブロック12による一連のデータ転送動 作が完了する。

【0292】また、マイクロプロセッサ6は、上述のデ 20 ータ書き込みによって、消去済みブロックキュー32の キュー#1-1に格納された物理ブロックアドレスが、 消去済みブロックの物理ブロックアドレスではなくなっ たことに応答して、新たな消去済みブロックを冗長ブロ ックの中から選択し、選択された消去済みブロックの物 理ブロックアドレスを新たにキュー#1-1に格納す る。

【0293】その後、転送元の物理ブロックはブロック 消去され、これによって新たな消去済みブロックとな

【0294】以上により、一連のブロック間転送動作が 完了する。

【0295】このように、アクセス対象である仮想ブロ ックが縦書き仮想ブロックである場合においてデータの 上書きが行われると、対応する1つの物理ブロックに対 してのみブロック間転送が行われるため、仮想ブロック を構成する全ての物理ブロックに対してブロック間転送 を行う場合(書き込み動作3)に比べて、一連のブロッ ク間転送動作を短時間で行うことができる。

【0296】このように、本実施態様によるフラッシュ メモリシステム1では、「仮想ブロック」という概念を 用い、互いに異なるフラッシュメモリチップに属する複 数の物理ブロックを仮想的に一つのブロックとして取り 扱っているので、ホストコンピュータ5から、連続する 複数アドレスに対してデータ書き込み要求がなされた場 合に、ある書き込みデータについてフラッシュプログラ ミングが実行されている途中で、次の書き込みデータに 対し、転送先指定やデータ転送等の処理を並行して実行 することができ、これにより一連のデータ書き込みに要 する時間を大幅に短縮させることが可能となる。すなわ

グラミングには比較的長い時間、典型的には約200μ s c c 程度が必要とされるところ、本実施態様によるフ ラッシュメモリシステム1によれば、かかるフラッシュ プログラミングと並行して他の処理を実行可能であるこ とから、一連のデータ書き込みに要する時間は大幅に短 縮される。

【0297】さらに、本実施態様にかかるフラッシュメ モリシステム1おいては、これら仮想ブロックを横書き 仮想ブロック及び縦書き仮想ブロックに分け、横書き仮 想ブロックにおいては、連続するホストアドレスが連続 する仮想ページに対応し、縦書き仮想ブロックにおいて は、連続するホストアドレスが連続する物理ページに対 応するように割り当てていることから、縦書き仮想ブロ ックに対するデータの上書きが要求された場合には、一 つの物理ブロックに対してブロック間転送を行えば足り る。このため、縦書き仮想ブロックを、小さいセクタ単 位(ページ単位)で頻繁に書き込みが発生するFAT (ファイル・アロケーション・テーブル) 等の格納領域 に割り当てることによって、かかる書き込みを高速に行 うことが可能となる。

【0298】本発明は、以上の実施態様に限定されるこ となく、特許請求の範囲に記載された発明の範囲内で種 々の変更が可能であり、それらも本発明の範囲内に包含 されるものであることはいうまでもない。

【0299】例えば、上記実施態様にかかるフラッシュ メモリシステム1においては、それぞれ異なるフラッシ ュメモリチップに属する4個のブロックを仮想的に結合 させることによって、4個のセルからなる仮想ブロック を構成しているが、仮想ブロックを構成するセルの数は 4個に限定されず、他の数、例えば2個や8個であって もよい。この場合、仮想ブロックを構成するセルの数を 搭載されたフラッシュメモリチップの数と一致させるこ とは必須ではなく、仮想ブロックを構成するセルの数を 搭載されるフラッシュメモリチップの数よりも少なく設 定しても構わない。例えば、フラッシュメモリチップの 数が8個である場合に、仮想ブロックを構成するセルの 数を4個としてもよい。

【0300】また、上記実施態様にかかるフラッシュメ モリシステム1においては、それぞれ異なるフラッシュ メモリチップに属する4個のブロックを仮想的に結合さ せることによって、4個のセルからなる仮想ブロックを 構成しているが、フラッシュメモリチップが「バンクタ イプ」と呼ばれるチップ、すなわち、物理ブロックがそ れぞれ独立したレジスタを有する複数のバンクに分類さ れ、それぞれ異なるバンクに属する複数のブロックに対 して同時に書き込み処理を行うことができるフラッシュ メモリチップを用いれば、互いに同じフラッシュメモリ チップに属する複数のブロックを仮想的に結合させるこ とによって、仮想ブロックを構成することができる。但 し、この場合、仮想ブロックを構成する複数の物理ブロ 50 なく、他の数、例えば、16個や64個であってもよ

ックは、それぞれ異なるバンクに属している必要があ

54

【0301】また、バンクタイプのチップを複数個用い た場合、あるフラッシュメモリチップより選ばれた複数 の物理ブロックと、異なるフラッシュメモリチップより 選ばれた複数の物理ブロックとを仮想的に結合させるこ とによって仮想ブロックを構成しても構わない。この場 合、搭載されるフラッシュメモリチップの個数や各フラ ッシュメモリチップが備えるバンク数を超える数のブロ ックからなる仮想ブロックを構成することが可能とな る。このことは、データ書き込み時において並列処理が 可能なページ数が多くなるとともに、データの追加的な 書き込みの可能性が高まることを意味するので、データ 書き込み処理をより高速に行うことが可能となる。

【0302】さらに、上記実施熊様にかかるフラッシュ メモリシステム1においては、8000個の仮想ブロッ クのうち、先頭の2つの仮想ブロック(仮想ブロック# 0、#1)を縦書き仮想ブロックに割り当てているが、 どの仮想ブロックを縦書き仮想ブロックに割り当てても 構わない。例えば、先頭の仮想ブロック(仮想ブロック #0)のみを縦書き仮想ブロックに割り当ててもよい し、先頭の4つの仮想ブロック(仮想ブロック#0~# 3)を縦書き仮想ブロックに割り当ててもよい。この場 合、縦書き仮想ブロック数を決めるレジスタを設け、先 頭の仮想ブロック(仮想ブロック#0)から、かかるレ ジスタの内容が示す数の仮想ブロックを縦書き仮想ブロ ックに割り当てるよう構成すれば、縦書き仮想ブロック 数を可変とすることができる。このようなレジスタに対 する縦書き仮想ブロック数の設定方法としては、コント ローラ3が有する特定の外部端子(ピン)を利用し、コ ントローラ3の実装時において、当該外部端子(ピン) を電源ライン或いは接地ラインに接続することによっ て、起動時において自動設定されるように構成すること が望ましい。

【0303】尚、先頭の仮想ブロック(仮想ブロック# 0)を縦書き仮想ブロックとすることは必須ではなく、 これを横書き仮想ブロックとしても構わない。

【0304】また、上記実施態様にかかるフラッシュメ モリシステム1においては、横書き仮想ブロックに対し てデータの上書きが要求された場合、当該仮想ブロック を構成する全ての物理ブロックに対してブロック間転送 を行っているが、上書き対象となる物理ブロック数が仮 想ブロックを構成する物理ブロック数(4)未満であれ ば、上書き対象となる物理ブロックに対してのみブロッ ク間転送を行えばよい。

【0305】また、上記実施熊様にかかるフラッシュメ モリシステム1においては、各物理ブロックが32個の 物理ページによって構成されているが、各物理ブロック を構成する物理ページ数が32個に限定されるものでは い。本発明は、各ブロックを構成するページ数が多いほど、より顕著な効果を得ることができる。

55

【0306】さらに、上記実施態様にかかるフラッシュメモリシステム1においては、データの格納された全ての物理ブロックに関わるアドレス変換テーブル31をSRAMワークエリア8上に展開しているが、本発明において、これら全ての物理ブロックに関わるアドレス変換テーブルを展開することは必須ではなく、これらの一部のみを展開してもよい。この場合、SRAMワークエリア8に必要とされる記憶容量を削減することができる。但し、このように一部の物理ブロックに関わるアドレス変換テーブルのみを展開する場合、アドレス変換テーブルに含まれていない物理ブロックへのアクセスが要求される度に、アドレス変換テーブルを更新する必要がある。

【0307】また、上記実施態様においては、フラッシュメモリシステム1はカード形状であり、4個のフラッシュメモリチップ2-0~2-3とコントローラ3が、一つのカード内に集積されて構成されているが、本発明にかかるフラッシュメモリシステムがカード形状に限定されることはなく、他の形状、例えばスティック状であってもよい。

【0308】さらに、上記実施態様においては、フラッ シュメモリシステム1は、4個のフラッシュメモリチッ プ2-0~2-3とコントローラ3とが、一つのカード 内に集積されて構成されているが、フラッシュメモリチ ップ2-0~2-3とコントローラ3とが、同一筐体に 集積されている必要はなく、それぞれ別個の筐体にパッ ケージングされてもよい。この場合、フラッシュメモリ チップ2-0~2-3がパッケージングされた筐体及び コントローラ3がパッケージングされた筐体には、それ ぞれ他方との電気的及び機械的接続を実現するためのコ ネクタが必要とされ、かかるコネクタによって、フラッ シュメモリチップ2-0~2-3がパッケージングされ た筐体が、コントローラ3がパッケージングされた筐体 に着脱可能に装着される。さらに、フラッシュメモリチ ップ2-0~2-3についても、これらが同一筐体に集 積されている必要はなく、それぞれ別個の筐体にパッケ ージングされてもよい。

【0309】また、上記実施態様にかかるフラッシュメ 40 モリシステム1においては、各フラッシュメモリチップ $2-0\sim2-3$ は、それぞれ128 Mバイト(1 G ビット)の記憶容量を有する半導体チップであるが、各フラッシュメモリチップ $2-0\sim2-3$ の記憶容量は128 Mバイト(1 G ビット)に限定されず、これとは異なる容量、例えば32 Mバイト(256 M ビット)であってもよい。

【0310】さらに、上記実施態様にかかるフラッシュメモリシステム1においては、512バイトを1ページとし、これを最小アクセス単位としているが、最小アク50

セス単位としては512バイトに限定されず、これとは 異なる容量であってもよい。

【0311】また、上記実施態様にかかるフラッシュメモリシステム1においては、フラッシュメモリチップ2-0~2-3を構成する各フラッシュメモリセル16が、1ビットのデータを保持しているが、フローティングゲート電極21に注入すべき電子の量を複数段階に制御することによって、2ビット以上のデータを保持可能に構成してもよい。

【0312】また、上記実施態様にかかるフラッシュメモリシステム1においては、消去済みブロックキュー32が6つのキューセット#0~#5によって構成されているが、消去済みブロックキュー32を構成する6つのキューセットの数としては6組に限定されず、他の数、例えば、1組や8組であってもよい。

【0313】さらに、上記実施態様にかかるフラッシュメモリシステム1においては、フラッシュメモリチップ2としてNAND型のフラッシュメモリチップを用いているが、本発明により制御可能なフラッシュメモリがNAND型に限定されるものではなく、他の種類、例えば、AND型のフラッシュメモリを制御することも可能である。

【0314】さらに、本発明において、手段とは、必ずしも物理的手段を意味するものではなく、各手段の機能がソフトウエアによって実現される場合も包含する。さらに、一つの手段の機能が二以上の物理的手段により実現されても、二以上の手段の機能が一つの物理的手段により実現されてもよい。

【0315】尚、本発明は、PCMCIA(Personal Computer Memory Card International Association)が発表した統一規格に基づくPCカードとして実現することが可能である。さらに、近年、半導体素子の高集積化技術の発展に伴い、より小型化された小型メモリカード、例えば、CFA(CompactFlash Association)が提唱する「CompactFlash」や、MultiMediaCardAssociationの提唱する「MMC(MultiMediaCard)」、ソニー株式会社が提唱する「メモリースティック」、松下電器産業株式会社等が提唱する「メモリースティック」、松下電器産業株式会社等が提唱する「SDメモリーカード」などに本発明を適用することが可能である。

[0316]

【発明の効果】以上説明したように、本発明によれば、フラッシュメモリに対する一連のデータ書き込み処理をより高速に行うことができるメモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法を提供することができる。

【図面の簡単な説明】

【図1】本発明の好ましい実施態様にかかるフラッシュ

メモリシステム1を概略的に示すブロック図である。

【図2】フラッシュメモリチップ2-0~2-3を構成する各フラッシュメモリセル16の構造を概略的に示す断面図である。

【図3】書込状態であるフラッシュメモリセル16を概略的に示す断面図である。

【図4】フラッシュメモリチップ2-0のアドレス空間の構造を概略的に示す図である。

【図5】冗長領域26のデータ構造を概略的に示す図である。

【図6】仮想ブロックのマッピングの一例を示す図である。

【図7】図6に示された仮想ブロックの仮想ページ構造を示す図である。

【図8】アドレス変換テーブル31のデータ構造を示す 概略図である。

【図9】消去済みブロックキュー32のデータ構造を示す概略図である。

【図10】読み出し動作1におけるアドレス変換テーブル31を用いた内部アドレスへの変換方法を説明するた 20めの図である。

【図11】読み出し動作2におけるアドレス変換テーブル31を用いた内部アドレスへの変換方法を説明するための図である。

【図 1 2】 書き込み動作 1 におけるアドレス変換テーブル 3 1 を用いた内部アドレスへの変換方法を説明するための図である。

【図13】書き込み動作1におけるフラッシュシーケン サブロック12による一連の書き込み動作タイミング概 略的に示すタイミング図である。

【図14】書き込み動作2におけるアドレス変換テーブル31を用いた内部アドレスへの変換方法を説明するための図である。

【図15】書き込み動作2におけるフラッシュシーケンサブロック12による一連の書き込み動作タイミング概略的に示すタイミング図である。 **

*【図16】書き込み動作3におけるフラッシュシーケン サブロック12による一連の書き込み動作タイミング概 略的に示すタイミング図である。

58

【図17】書き込み動作4におけるアドレス変換テーブル31を用いた内部アドレスへの変換方法を説明するための図である。

【符号の説明】

1 フラッシュメモリシステム

2-0~2-3 フラッシュメモリチップ

10 3 コントローラ

4 コネクタ

5 ホストコンピュータ

6 マイクロプロセッサ

7 ホストインターフェースブロック

8 SRAMワークエリア

9 バッファ

10 フラッシュメモリインターフェースブロック

11 ECCブロック

12 フラッシュシーケンサブロック

20 13~15 バス

16 フラッシュメモリセル

17 P型半導体基板

18 ソース拡散領域

19 ドレイン拡散領域

20 トンネル酸化膜

21 フローティングゲート電極

22 絶縁膜

23 コントロールゲート電極

24 チャネル

30 25 ユーザ領域


26 冗長領域


27 エラーコレクションコード格納領域

28 仮想ブロックアドレス格納領域

31 アドレス変換テーブル


32 消去済みブロックキュー






[図3]


【図1】





[図7]


Jav 2 150	Juy516811	70>018191	JD-913048		
仮想ページ 10	仮想~ジ It	仮想ペヴ #2	仮想~り #3		
仮想ページ 14	仮想ページ ‡5	仮想~少 18	仮想ペッ #7		
仮想ページ #8	仮想ページ 19	仮想ペジ 計0	仮想ページ #11		
1	,	•			
			-		
	•		•		
			•		
	•		•		
	i .				
仮想ページ#124	仮想ページ#125	仮想ページ 128	仮想ページ#127		





707018191 707018191 707018191 707018191

【図6】


				[図	8]				
31	(報書き仮想ブロック	位 校				◆ 横書き仮想ブロック に対応			
(Ĺ		·				,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	,	<u> </u>
ХП _У Ъ#3	モル#0-3	セル#1-3	8-7#1/곡						フラグ #7999-3 セル#7999-3
K	フラグ #0-3	フラグ #1-3	75 <i>H</i> #2-3						フラグ #7999-3
χαυγ#2	セル#0-2	セル#1-2	セル#2-2						フラグ #7999-2 セル#7999-2
₹	フラグ #0-2	フラグ #1-2	フラグ #2-2						フラグ #7999-2
70%#1	セル#0-1	セル#1-1	セル#2-1						セル#7999-1
א	フラグ #0-1	ブラグ #1-1	フラグ #2-1						フラグ #7999-1
スロット#0	47/40-0	かい#1-0	4764-0						セル#7999-0
~ (フラグ #0-0	75 <i>5</i> #1-0	フラグ #2-0						フラグ #7999-0
	仮想ブロック表示領域和	仮想ブロック表示領域#1	仮想ブロック表示領域#2						伝想ブロック表示領域#7999 #7999-0 セル#7999-0 #7999-1








【図11】





【図13】




時間

【図14】







【図15】



【図16】





フロントページの続き

F ターム(参考) 5B025 AA03 AB01 AC01 AD01 AD04 AE05 5B060 CA12